Синхроселектор

(5)5 Н 04 Й 5/ ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫГИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ автоматической селекции синхопознавание канала передачсти от периода следования пр помехоустойчивости, Синхр держит блок 1 задержки, ко формирователь 3 опорного первый 4, второй 5 и третий 6 первый 7 и второй 8 элемент ИЛИ 9, триггер 10, коммутато Устройство обеспечивает ав селекцию синхроимпульса и системы передачи в зависимо да следования при повышеустойчивости 1 ил(71) Научно-исследовательский институт телевизионной техники "Электрон"(56) Авторское свидетельство СССР М1197142, кл, Н 04 М 5/08, 1984.(57) Изобретение относится к телевидениюи может быть использовано для селекциисинхроимпульсов из полного телевизионногосигнала. Цель изобретения -обеспечение роимпульса и и в зависимо- и повышении селектор сонденсатор 2 напряжения, ком параторы, ы И, элемент р 11 каналов.томатическую опознавание сти от перионии помехо5 10 15 20 25 30 35 40 45 50 55 11. Г 11Р 1 )1 с)ситгя к тлгниДРик) и ик6,ь и ис)льзондно для сРлРкции си.рии 1 цул,сое Из полного т)ленизионно) ие ндлд11 ел, и:)Г)рс. ния обеспечение авто)дИческой с лекции гинхроимпульса и и ц о 3д н еи к дд л д ц е.) р Р, д д ч и гз з а н и с и м О- ,ги ог и.1)иодд следования гри г)овышении ис)ме иуг,оичино; и.Нд)ре.же ирод.тднлеиа структурная дл ктричегкдч с.хемд синхросел.ктора,Син рогелекор содержит блок 1 зддеркки, ь)ндРгэс)р 2 фс)рмирондтель 3 опорнс)ги ндирч)ь.Рич, ис)Г)ныи 4, второй 5 и т 1)егии 6 к)мгярдОр, церный 7 и второй 8 зл ме ны И;)ле.н ИГ 1 И 9, триггер 10, к).1 чу;) )р 11 к;)и;)лон.Синхрог л .ь ор р )Г)отдгт следующим)бр;) Эим11; нхс)д угт 1 ч)игтнд ис)с;туцдет полный слениэииньй сигнал, через нходнои кони гдтир 2 и цидд;гсч на вход блока 1 эдд.р:и, 1 лик 1 ддержки ,гОлне в ни.де цогл;дое)дт)л но соРдиненнцх трех алелентон зе)дгржки, Г 1 ри зтс)м Т 1 задержки первого длс мента зддержки больше длит.льности синхроимцульсд, время Т 2 задержки нторого злел 1 ен)д задержки выбирается из соотносения Г 1 Г; Г,1,где Г 1 время сг 1 Г)иода слРдонднич синхГ)оимцульгон при длительног,ти строки стандарта 1.1 Тз Г 1 Г:2)реля длительности пери)д, с:л донднич с:тдддртд 2. Перныи элел.нт блс)кд 1 зад;ржки здд;ржиндег сигнал нд е р.мя, иренидоцР длиеельность син 1 химцульгдФирмирондель 3 опорного ндпряжеич 1 орлиряь. момгнту появления синхроимпульсд нд нодс пРрвого элемента здд.ржи .")1 б)локд 1 задержки опорное наирчжени к кол 1 цдрдтордм 6, 5 и 4, совпадаюцсее с сгрглиигй рдзмахд синхроимпульсд, и сформиронднны нд выходе синхроимпульс передим фринимочно совпадает с серединой рдзмдд с 1.ро 1 л 1 пульг,д, т,е. наличие первого алел)ентд задержки Э 1 блока 1 задержки дъ т нр)мч длч изл)Ррения амплитуды синхроимиульсд формирователя 3 г)порного ндцрчжинич и нд этой Основе к моменту почнленич с 1 ндлд на выходе первоо элеме тд зддс ркки 31 блока 1 задержки осуцествит го точную отработку кол 1 пардторол 1 6 Второй и третий элементы Э 2,ЭЗ здд .ржки блока 1 задержки осуществляют зад Г);к ;инхроимцульса на перио- ДЫ Т 11 Г 2 ГЛЕДОНДНИЧ ГДР Т)1 И ТЕ 2 цгриод слгдонднич с;иироимцульсов в различных стэд) ртд телевизионных сис- тем Синхроимцульс, задержанный первым элементом Э 1 задержки нд время, равное или большее своей длительности, формируется при помощи формирователя 3 опорного напряжения на выходе компдратора 6, а через время Тл 1 или Тл 2 соответственно на выходах компараторов 5 и 4, при совпадении по времени сигналов на входах первого 7 или второго 8 элементов И синхроимпульс появляется на выходе элемента ИЛИ 9, Если вместо синхроимпульса формируется помеха, то ее период следования отличается от периода следования Т 1 и Т 2 синхроимпульсд, нд элементах И 7 и 8 не совпадает по времени и на выход элемента ИЛИ 9 не проходит.ПосколькУ пеРиоД Тл 1 или Тл 2 слеДования синхроимпульса характерен для соответствующего стандарта, то по периоду в устроистве автоматически определяется стандарт,Так, цри периоде следования Т,1 синхроимпульс совпадает с предыдущим на элементе И 7, триггер 1 О опрокидывается и коммутатор 11 подключает к выходу устройства выход второго элемента Э 2 задержки блока 1 задержки, При этом нулевой потенциал с выхода триггера 10 служит управляющим сигналом для настройки приемника на соответствующий стандарт.При совпадении предыдущего и последующих синхроипульсов на элементе И 8 триггер 10 переводится в нулевое состояние и к вьходу устройства подключается выход третьего элемента ЭЗ задержки блока 1 задержки, осуществляя задержку синхроимпульса на период Т 2, таким образом настраивается на соответствующий стандарт, а нулевой уровень с выхода триггера 10 служит управляющим сигналом для настройки приемника на соответствующий стандарт,Формула изобретения Синхроселектор, содержащий конденсатор, первая обкладка которого подключена к входу формирователя опорного напряжения, выход которого подключен к первому входу первого компаратора, к второму входу которого подключен первый выход блока задержки, о т л и ч а ю щ и й с я тем, что, с целью обеспечения автоматической селекции синхроимпульса и опознавания канала передачи в зависимости от периода следования синхроимпульсов при повышении помехоустойчивости, введены первый и второй элементы И, элементы ИЛИ, триггер, коммутатор каналов, второй и третий компараторы, первые входы которых соединены с первым входом первого компаратора, при этом выход конденсатора1688449 10 Составитель Г.ЛерантовичТехред М.Моргентал Корректор М.Максимишинец Редактор Э,Слиган Заказ 3719 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент" г Ужгород, ул.Гагарина 101 подключен к входу блока задержки, второй и третий выходы которого подключены к вторым входам соответственно второго и третьего компараторов, прйчем выход тре ьего компаратора подключен к первым вхо дам первого и второго элементов И, к вторым входам которых подключены выходы соответственно второго и первого компараторов, а выходы первого и второго элементов И подключены соответственно к первому и второму входам элемента ИЛИ и к Я"и й-входам триггера, выход которого подключен к первому входу коммутатора каналов, к второму и третьему входам которого подключены соответственно первый и второй выходы блока задержки,