Управляемый делитель частоты следования импульсов

51 о15го г 5 зо 1 100Изобретение относится к устройствам импульсной и цифровой. техники и может быть использовано в цифровых измерительных приборах и программных задающих устройствах для получения интервалов времени.Известен управляемый делитель частоты следования импульсов, содержаший счетчик импульсов, элементы И и управляющий триггер 1Недостаток данного устройства - не- высокая точность деления.Наиболее близким к предлагаемому является управляемый делитель частоты следования импульсов, содержащий блоки сравнения, управляющие входы каждого из которых соединены с.выходами декад делителя частотыри счетчи,ки, триггеры и элементы И, элемент ИЛИ входы которого подключены к выходам элементов И, управляющий вход каждого из которых соединен с выходом соответствующего блока сравнения, информационный вход первого элемента И соединен с входом первого делителя частоты, а информационные входы других элементов И - с единичными выходами триггеров, тактирующие входы которых подключены к входам соответствующих декад делителя частоты, а установочные входы объединены и подключены к входу первой декады делителя частоты 2Недостатком известного устройства является низкая точность из-за неравномерности следования импульсов в выходной последовательности. Цель изобретения - повышение точности деления.Поставленная цель достигается тем, что в управляемый делитель частоты следования импульсов, содержащий делитель частоты, 8 -разрядный счеч- ный блок, выходы которого соединены с соответствующими входами-разрядного блока сравнения, выходы (М 1) разрядов которого соединены с первыми входами соответствуюших (М -1) триггеров, выходы которых соединены с первыми входами соответствующих элементов И, введен формирователь импуль сов, вход которого соединен с выходом последнего разряда М -разрядного блсь.- ка сравнения, а выход - с вторыми входами ( Й -1) триггеров и установоч;- ными входами Й -разрядного счетного блока, при этом вход делителя частоты соединен со счетным входом первого 35 4 О 45 50 55 разряда М -разрядного счетного блока, счетные входы остальных разрядов которого соединены с выходами соответствующих элементов И, вторые входы которого соединены с соответствующими вы.ходами делителя частоты.При этом каждый разряд И -разрядного блока сравнения содержит демультиплексор первая группа входов которого является входами данного разряда, вторая группа входов соединена с выходами переключателя, а выход является выходом данного разряда М -разрядного блока сравнения.На чертеже представлена структурная схема предлагаемого устройства.Устройство содержит делитель 1 частоты, включающий в себя декады (1-1) - 1 -( М), 1 -разрядный счетный блок 2, включающий в себя счетчики (2-1) - (2- М ), Ч -разрядный блок 3 сравнения, включающий в себя демультиплексоры (41) - (4- Й ) и,переключатели (5-1) - ( 5 - Й )1 триггеры (6-1 - 6-( -1), элементы И 7 -( -2) -. 7 - (-1) и формирователь 8 импульсов,Устройство работает следующим образом,Делитель 1 обеспечивает на выходах декад частотыИ а", счето осчик (2-1) заполняется импульсами частрты 1 х до тех пор, пока их количество не совпадет со значением десятичной цифры, набранной на переключателе соответствующего блока 3. Вэтот момент выходной импульс блока 3устанавливает триггер (6-1) в единичное состояние, после чего импульсыс частотой 1 10 через открытый элемент И поступают в счетчик (2-2),Аналогично вышеописанному после поступления в счетчик 2-( М -1) числаимпульсов, равного набранному на переключателе 5 в (-1), в единичноесостояние устанавливается триггер 6( И -1). Процесс продолжается до появления выходного сигнала на последнемразряц,е блока 3, поступающего на формирователь 8. Последний формируеткороткий выходной импульс, которыйустанавливает счетчики блока 2 и триггеры (6-1) - 6 ( Й - .1) в нулевоесостояние. На этом цикл работы устройства заканчивается. Далее вышеописан: Ъе процессы циклически повторяются,3 10089 Частота импульсов на выходе устройства определяется выражениемИХгде М; - число, набранное на соответствующем переключателе;- в общем спучае. числодекад счетчика,Каждый импульс в выходной ю- пульсной поспедовательности фиксирует момент завершения цикла с периодом Т 7, == ц, определяющимся кодом управления, Таким образом, п 1 ж неизменном коде управления период сле- дования выходных импульсов не изменен, т.е, выходной поспедовательности принципиально не присуща неравномерность вследствие чего повышается точность деления.Кроме того, в предлагаемом устройстве достигнута возможность ввода ут- равляющего кода в число-импульсной форме, а при вводе информации от внецних устройств требуются дополнительные аппаратурные затраты,ВНИИПИ Зв каз 2359/ Тираж 934 ПодписноеФилиал ППП "Патент", . Ужгород, ул,11 р г ктная,4