Устройство для сортировки чисел

1649533 10 40 таторы 7, 8, регистр 9, элемент И 10, . элементы ИЛИ 11, 12, шину ввода-вывода 13. Устройство содержит также .вход записи 14, тактовый вход 15, информационный выход 16, выход окончания работы 17, входы наращивания устройства 18-18 з, В каждом х-м такте работы ах = 1, 2,ш) выделяется максимальное число иэ чисел, эаписан 15ФИзобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах обработки данных.Цель изобретения - расширение области применения за счет обеспеченияпараллельного ввода сортируемых чисел.На чертеже представлена схемаустройства.Устройство содержит управляющийрегистр 1, элементы 2 и 3 запрета иш узлов 4 - 4 анализа аш - количеств)во сортируемых чисел) .Каждый узел анализа образуют шинный Формирователь 5, блок 6 сравнения, коммутаторы 7 и О, регистр 9,элемент И 10, элементы ИЛИ 11 и 12,шину 13." ввода-вывода 1-го сортируемого числа а 1. = 1, 2,., т)Устройство содержит также вход 14 записи, тактовый вход 15, инФормационныйвыход 16, выход 17 окончания работы,входы,и выходы наращивания устройства 181-18 з.Устройство работает следующим образом,Ба шины 13-13, одновременно поступает ш сортируемых чисел а-ащи сигналом по входу 14 через соответствующие шинные Формирователи 5 н коммутаторы 8 записываются в регистры 9узлов 4 -4 ш анализа, регистр 1 обнуляется(не показано). Затем сигнал свхода 14 снимается, а на входе 18устанавливается код минимальногоВозможного числа. В каждом из узлованализа 4, коммутатор 7 выбирает большее из двух чисел поступившее с выходов коммутатора 7 предыдущего узлаанализа 4, и хранящееся в регистре9,. В результате на выходе 16 устройства Формируется код максимальногоиз чисел, записанных в регистры 9 ных в регистры 9 УА 41-4кото-,.1-1+1рое записывается в регистр 9 УА 4 Одновременно числа из регистров 9 УА 4-4 0.1 переписываются в регистры 9УА соответственно 4-4 , где 06- номер УА, в котором находится выпеленное на этом такте максимальное число.1 ил. 1устройства. Это число под воздействием тактового импульса по входу 15 записываетсяв регистр 9 узла 4, Одновременно число, хранящееся в регистре 9 этого узла, переписывается в регистр 9 узла 4 и т,д. вплоть до того узла анализа 4, в регистре 9 которого находилось выделенное максимальное число, В этом узле 4. на выходе блока 6 сравнения имеется "0", который поступает на вход цепочки элементов И 10, что предопределяет нулевой сигнал на входах разрешения записи 7 всех регистров 9 узлов анализа 4 я для ф )Ж. В узт лах 4 р, Р й М, на входах разрешения записи 7 регистров 9 присутствует потенциал "1", Тем же тактовым сигналом с входа 15 содержимое регистра 1 сдвигается в сторону старших разрядов, а в младший разряд записывается единица.После 1 тактов в 1 младших разрядах регистра 1 записаны единичные значения, которые поступайт на входы элементов ИЛИ 12 соответствующих узлов 4-4 . Это приводит. к тому, что уже выделенные н записанные в регистры 9 узлов 41-4,максимальных чисел не принимаются во внимание при поиске очередного а+1)-го по величине числа. На выходах элементов ИЛИ 11 этих .узлов анализа присутствует сигнал ,"1", который вызывает перезапись чисел, находящихся в регистрах 9После ш тактов на выходе ш-го разряда регистра 1 и на выходе 17 окончания работы устройства формируется сигнал "1", а в регистрах 9 узлов 4 -4 находится исходный массив чисел, отсортированный в порядке возрастания.Формул а изобретенияУстройство для сортировки чисел, сбдержащее регистр управления и ш164953 Составитель В. ГороховРедактор Л. Пчолинская ТехредЛ,Олийнык Корректор А, Обручар Заказ 1522 Тираж 404 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат патент", г; Ужгород, ул. Гагарина, 101ф узлов анализа, где щ - количество сортируемых чисел, каждый узел анализа содержит регистр, первый коммутатор, блок сравнения и элемент И при 5 чем в каждом блоке анализа информационные входы первой и второй групп первого коммутатора и блока сравнения попарно объединены, о т л ич а ю щ е е с я тем, что, с целью расширения области применения путем обеспечения параллельного ввода сортируемых чисел, оно содержит два элемента запрета, а каждый узел анализа содержит второй коммутатор, шинный формирователь и два элемента ИЛИ, причем тактовый вход устройства соединен с прямым входом первого элемента запрета, выход которого соединен с входами синхронизации регистров всех , 20 узлов анализа и с прямым входом второго элемента запрета, выход которого соединен с входом сдвига и входом установки в единичное состояние регистра управления, выход старшего 25 разряда которого является выходом окончания работы устройства и соединен с инверсным входом первого элемента запрета,. вход записи устройства соединен с инверсным входом второго элемента запрета, первыми входами первых элементов ИЛИ всех узлов анализа, входами управления третьим состоянием регистров всех узлов анализа и управляющими входами шинных формирователей и вторых коммутаторов всех узлов анализа, в каждом д-м узле ана-, лиза, где д = 1, 2, , ш, шины ввода-вывода первой группы шинного формирователя являются шинами ввода- вывода ь-й группы устройства, шины40 3 6ввода-вывода второй группы шинногоформирователя соединены с информационными входами первых групп первогои второго коммутаторов и выходамисоответствующих разрядов регистра,выход блока сравнения и выход ь-горазряда регистра управления соединены соответственно с первым и вторымвходами второго элемента ИЛИ тогоже узла анализа, выход этого элемента ИЛИ соединен с управляющим входомпервого коммутатора и первым входомэлемента И, выход первого элементаИЛИ и выходы второго коммутатора соединены соответственно с входом разрешения записи и информационнцми входами регистра того же узла анализа,выходы первого коммутатора первогоузла анализа являются информационными выходами устройства и соединеныс информационными входами второй группы.второго коммутатора первого узлаанализа, вход логической единицы устройства соединен с вторыми входамиэлемента И и первого элемента ИЛИпервого узла анализа, информационные Входы первой и второй групппервого коммутатора 1-го узла анализа, где 1 = 1, 2, , (ш), подключены соответственно к входамвторой группы второго коммутатора ивыходам первого коммутатора (1+1)-гоузла анализа, выход элемента И -гоузла анализа соединен с вторыми входами элемента И и первого элементаИЛИ (+1)-го узла анализа, первыйи второй входы первого коммутатораи выход элемента И ш-го узла анализаявляются соответственно входами и выходом наращивания устройства.