Устройство для контроля сумматоров

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1)5 О 06 Р 11/О НИЕ ИЗОБРЕТЕНИ ОП А иг,1 ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР СКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРМ 1312575, кл. 6 06 Р 11/00, 1985.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СУММАТОРОВ(57) Изобретение относится к автоматике ивычислительной технике, может быть .использовано при проверке многоразрядныхарифметических узлов и является усовершенствованием устройства по а.с.М 1312575, Цель изобретения - повышениедостоверности контроля устройства, Устройство содержит сумматор 3, делитель 4,две группы 5, 6 сумматоров по модулю два,элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, элементИ 8, регистратор 9 ошибки, в состав которого входят триггеры, формирователь импульсов, элемент И и индикатор ошибки. Кроме того, устройство содержит генератор 10 тактовых импульсов и формирователь 11 импульсов, На входы контролируемых сумматоров 1, 2 поступают сигналы с прямых и инверсных выходов делителя 4 соответственно. Для повышения достоверности контроля устройства сигналы на вход конт. ролируемого сумматора 2 подаются через сумматоры по модулю два группы 5, а сни- маются с его выхода через сумматоры по модулю два группы б, Выход старшего разряда делителя 4 подключается к вторым входам сумматоров групп 5 и б, обеспечивая 3 либо прямую передачу сигнала, либо его инвертирование. Инвертирование входного и выходного сигналов контролируемого сум-, . матора 2 и повышает достоверность контроля. 3 ил.Изобретение относится к автоматике ивычислительной технике, может быть использовано при проверке многоразрядныхарифметических узлов и является усовершенствованием изобретения по авт,св, М1312575.Цель изобретения - повышение достоверности контроля устройства,На фиг. 1 приведена функциональнаясхема устройства; на фиг. 2 и 3 - схемырегистратора ошибки и группы сумматоровпо модулю два соответственно, примеры исполнения.На фиг. 1 обозначены контролируемыесумматоры 1 и 2 (не входят в состав устройства), сумматор 3, делитель 4, группы 5 и 6сумматоров по модулю два, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, элемент И 8, регистратор 9 ошибки, генератор 10 тактовыхимпульсов, формирователь 11 импульсов,установочный вход 12 устройства, а такжешины 13 и 14 регистрирующего и читающего сигналов устройства соответственно,Регистратор 9 ошибки (фиг. 2) содержиттриггеры 15 и 16, формирователь 17 импульсов, элемент И 18 и индикатор 19 ошибки.Каждая из групп 5 и 6 сумматоров помодулю два состоит (фиг. 3) из сумматоров20 по модулю два,Устройство работает следующим образом.Контролируемые сумматоры 1 и 2 (иразрядные комбинационные) подключаютвходами к(2 п+1) прямым и инверсным выходам делителя 4, обеспечивающего переборвозможных 2( " ) комбинаций на выходахэтих сумматоров,Первый контролируемый сумматор 1 соединяют с прямыми выходами делителя 4непосредственно, второй контролируемыйсумматор 2 соединяют с.инверсными выходами делителя 4 через сумматоры по модулю два первой группы 5.По установочному входу 12 устройствапроисходит выключение индикации ошибкирегистратора 9.Тактовые импульсы с выхода генератора 10 обеспечивают формирование всевозможных комбинаций на выходах делителя 4,. с помощью последнего(2 п+2)-го разряда которого происходит изменение режима работы устройстваГруппы 5 и 6 сумматоров по модулю двасодержат соответственно (2 п+1) и (и+1) сумматоров. При нулевом сигнале на последнем выходе делителя 4 они работают как повторители,.при единичном сигнале - как инверторы, В первом режиме работы устройствасумматоры по модулю два групп 5 и 6 передают входные сигналы без искажения. В этом случае на выходе результата первого 5 контролируемого сумматора 1 присутствуеткод, равный сумме кода младшего разряда делителя 4, кода группы младших разрядов делителя 4, начиная с второго, и кода группы старших разрядов делителя 4.10 На выходе контролируемого сумматора2 должен быть код, обратный результату на выходе сумматора 1,На выходе сумматора 3, складывающегопрямой и обратный коды, присутствуют еди ничные сигналы во всех разрядах,При добавлении на вход переноса сумматора 3 сигнала с выхода формирователя11 импульсов, задерживающего тактовый импульс на время срабатывания суммато ров 1 - 3, на выходе результата сумматора 3устанавливается нулевой код и формируется единичный перепад на выходе переноса.Выходы переноса контролируемых сумматоров 1 и 2 поступают на входы элемента 25 ИСКЛЮЧАЮЩЕЕ ИЛИ 7, на выходе которого при правильной работе сумматоров 1 и 2устанавливается единичный сигнал, так как на выходах переноса этих сумматоров должны присутствовать противоположные сиг 303540 455055 налы,Таким образом, на выходе элемента И 8 при появлении единичного перепада на выходе переноса сумматора 3 устанавливается единичный сигнал, свидетельствующий онормальной работе устройства, и индикатор19 ошибки регистратора 9 не включается, Во втором режиме работы устройства(старший разряд делителя 4 - в единичном состоянии) на вход контролируемого сумматорд 2 поступает прямой код с выхода делителя 4 (группа 5 сумматоров по модулю два инвертирует его инверсные выходы) и на выходах обоих сумматоров 1 и 2 присутствуют прямые коды. Но сумматоры группы 6 еще раз инвертируют код на выходе сумматора 2, и на входах сумматора 3 снова присутствуют прямой и обратный коды, как и в первом режиме,Если в сумматорах 1 и 2 происходитошибка, то единичный сигнал на выходе элемента И 8 не появляется, триггер 15 регистратора 9 не устанавливается в единичное состояние и сигнал с выхода формирователя 11 через формирователь 17 и элемент И 18устанавливает в единичное состояние триггер 16 регистратора 9, включая индикатор 19 ошибки,Формула изобретения Устройство для контроля сумматоров по авт.св. М 1312575, о т л и ч а ю щ е е с я тем,159 б 331 9 пра 5 ляюиии ЬодФиг. 3 оставитель В.Гречневхред М,Моргентал рректор И.Муск ктор А,О Заказ 2910 Тираж 568 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР, 113035, Москва, Ж, Раушская наб 4/5 одственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 что, с целью повышения достоверности контроля устройства, в него введены две группы сумматоров по модулю два и делитель дополнен (2 п+2)-м разрядом, причем инверсные выходы разрядов делителя, кроме 5 старшего, соединены с первыми входами соответствующих сумматоров по модулю два первой группы, выходы которых образуют второй выход и вторую и четвертую группы информационных выходов устройства 10 для подключения к входу переноса и входампервого и второго слагаемых второго контролируемого сумматора соответственно, выходы сумматоров по модулю два второй группы, кроме последнего, соединены с со ответствующими разрядами входа второго слагаемого сумматора, выход последнего сумматора по модулю два второй группы;. соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первые информационные входы сумматоров по модулю два второй группы, кроме последнего, являются разрядами второго информационного входа устройства для подключения к выходу второго контролируемого сумматора, первый информационный вход последнего сумматора по модулю два второй группы являетсячетвертым инфомационным входом устройства для подключения к выходу переноса второго контролируемого сумматора, прямой.выход 2 п+2-го разряда делителя соединен с вторыми информационными входами сумматоров по модулю два первой и второй групп.