Комбинационный сумматор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 159632 19 ц 5 006 Р 7/5 КОМИТЕТИ ОТКРЫТИЯМ ГОСУДАРСТВЕННЬПО ИЗОБРЕТЕНИПРИ ГКНТ СССР Н БРЕТЕНИ ЕЛЬСТВУ,ельство СССР7/50, 1987,ельство СССР7/50, 1988. К АВТОРСКОМУ С(54) КОМБИНАЦИОННЫЙ СУММАТОР (57) Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Целью изобретения является уменьшение мощности, потребляемой сумматором, Сумматор содержит в каждом разряде МОП-транзисторы и-типа 1 - 18 и р-типа 19 - 26, элементы НЕ 27, 28, малосигнальные элементы НЕ 29, 30 и позволяет осуществлять индикацию моментов окончания переходных процессов, 1 ил.4 1596321 3Изобретение.относится к вычислительной технике и может быть использовано впроцессорах ЭВМ,Цель изобретения - уменьшение мощности, потребляемой сумматором.На чертеже представлена схема разряда комбинационного сумматора.Каждый разряд комбичационного сумматора содержит МОП-транзисторы 1 - 18 итипа и МОП-транзисторы 19 - 26 р-типа,элементы НЕ 27 и 28 и малосигнальные элементы НЕ 29 и 30, имеет прямые и инверсные входы первого а, а и второго Ь, Ьслагаемых, переноса р. р, прямые и инверсные выходы суммы з, з и переноса р, р.Сумматор работает следующим образом,При подаче на все входы слагаемых напряжения, соответствующего значению логического нуля (а=а=Ь=Ь=О) закрываются всетранзисторы 1 - 18 и-типа и открываются всетранзисторы 19-26 р-типа. При этом схемапереходит в инертное состояние, котороехарактеризуется значением логического нуля на обоих выходах суммы (з=з=О) и высокоимпедэнсным состоянием выходовпереноса.Если на входах сумматора начать устанавливать рабочий набор сигналов (аа,Ьу-Ь), то при появлении логической единицына одном из входов слагаемых закрываетсясоответствующая пара транзисторов р-типа, отключая входы элементов НЕ 27 и 28 отшины питания, Однако единичный потенциал на входах элементов НЕ 27 и 28 сохраняется эа счет обратных связей черезэлементы НЕ 29. и 20 до тех пор, пока на всехвходах данного разряда сумматора не установится какой-либо рабочий набор сигналов,После установления на входах сумматора рабочего набора сигналов открываютсятранзисторы п-типа, на затворы которыхподаны единичные потенциалы, и нулевойпотенциал с одного из входов переноса (р. или р) поступает на вход определенного элемента НЕ 27 или 28, где этот потенциал"подсаживает" выход малосигнального элемента НЕ, подключенного к данному элементу НЕ. В результате на выходе этогоэлемента НЕ и, следовательно, на соответствующем выходе суммы устанавливаетсязначение логической единицы.Если на входах сумматора устанавливается единичный рабочий набор сигналов( а=Ь=р=1 и а=Ь=р=о), то нулевой потенциалс общей шины сумматора через открытыетранзисторы 3 и 7 поступает на выход р., а1с входа р через открытые транзисторы 1 и 5- на вход элемента НЕ 27, В результате напряжение на выходе з принимает значение логической единицы.Если на входах сумматора устанавливается нулевой рабочий набор сигналов5 (а= Ь= р= 0 и а=Ь=р=1), тонулевой потенциалс общей шины сумматора через открытыетранзисторы 11 и 15 поступает на выход р,а с входа р через открытые транзисторы 10и 14 - на вход элемента НЕ 28. В результате10 напряжение на выходе з принимает значение логической единицы.Если на входах сумматора устанавливается рабочий набор сигналов, в котором значение "1" имеется на одном прямом и двух15 инверсных входах (например, э=б=р=1 иа=Ь=р=О), то нулевой потенциал с входа рчерез открытые транзисторы 1 и 14 поступает на вход элемента НЕ 27. На выходе зпоявляется значение "1", которое открывает20 транзистор 17, и нулевой потенциал с общей шины сумматора через транзисторы 17и 16 проходит на выход р,Если на входах сумматора устанавливается рабочий набор сигналов., в котором25 значение "1" имеется на двух прямых и одном инверсном входах (например, а=Ь=р=1и а=Ь=р=О), то нулевой потенциал с входа рчерез открытые транзисторы 2 и 13 поступает на вход элемента НЕ 28. На выходе з.30 появляется значение "1", которое открываеттранзистор 18, и нулевой потенциал с общей шины сумматора через открытые транзисторы 18 и 4 проходит на выход р.Благодаря обратной связи через соот 35 ветствующий малосигнальный элемент НЕ29 или 30 значение логической единицы,установившееся на одном из выходов суммы в результате подачи рабочего наборавходных сигналов, сохраняется до тех пор,40 пока все входы сумматора не перейдут винертное состояние.После того, как все входы сумматораперейдут в инертное состояние, открываются транзисторы 19-26 р-типа и единичный45 потенциал поступает на входы элементовНЕ 27 и 28, где он "перетягивает" выходымалосигнальных элементов НЕ 29 и 30, врезультате чего на выходах элементов НЕ 27и 28, т.е. на выходах з и з, устанавливается50 значение логического нуля, что свидетельствует о возврате сумматора в инертное состояние, Таким образом, индикациямоментов окончания переходных процес-сов в сумматоре осуществляется по состоя 55 нию выходов суммы всех его разрядов ивыхода переноса из старшего разряда.Для обеспечения работоспособностисхемы. сопротивление открытых транзисторов р- и и-типа малосигнальных элементовНЕ 29 и 30 должно превышать более чем в 4 а1596321 раз соп ротивление остальных транзисторовсумматора, где а- отношение порога срабатывания элементов НЕ 27 и 28 к напряжению питания сумматора. 40 стоки которых соединены с входами соответственно первого и второго элементов НЕ, выходы которых соединены с входами соответственно первого и второго малосигнальных элементов НЕ, выходы которых со 45 единены с входами соответственно первого и вт рого элементов НЕ. Составитель В. ЧерниковТехред М.Мгргентал Корректор Т.Палий Редактор А. Огар Заказ 2910 Тираж 565 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям и ри ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 Формула изобретения Комбинационный сумматор, содержащий в каждом разряде восемнадцать МОП-транзисторов п-типа и два элемента НЕ, причем затворы первого, второго, третьего и четвертого транзисторов и-типа подклю ены к прямому входу первого слагаемого, затворы пятого. шестого, седьмого и восьмого транзисторов и-типа - к прямому входу второго слагаемого, затворы девятого, десятого, одиннадцатого и двенадцатого транзисторов и-типа - к инверсному входу первого слагаемого, затворы тринадцатого, четырнадцатого, пятнадцатого и шестнадцатого транзисторов и-типа - к инверсному входу второго слагаемого, а затворы семнадцатого и восемнадцатого транзисторов и-типа - соответственно к прямому и инверсному выходам суммы данного разряда сумматора, стоки первого и девятого транзисторов и-типа соединены с входом первого элемента НЕ, выход которого соединен с затвором семнадцатого транзистора п-типа, стоки второго и десятого транзисторов и-типа соединены с входом второго элемента НЕ, выход которого соединен с затвором восемнадцатого транзистора п-типа, истоки первого и десятого транзисторов и-типа объединены и соединены со стоками пятого и четырнарцатого транзисторов п-типа, а истоки второго и девятого транзисторов и-типа - со стоками шестого и тринадцатого транзисторов и-типа, истоки пятого и тринадцатого транзисторов и-типа объединены и соединены с инверсным входом перечоса, а истоки шестого и четырнадцатого транзисторов п-типа - с прямым входом переноса данного разряда сумматора, стоки третьего, четвертого и восьмого транзисторов и-типа объе-. динены и подключены к инверсному выходу 5 10 15 20 25 30 35 переноса, а стоки одиннадцатого, двенадцатого и шестнадцатого транзисторов и-типа - к прямому выходу переноса данного разряда сумматора, сток третьего транзистора и-типа соединен с истоком седьмого транзистора п-типа, стоки четвертого и восьмого транзисторов и-типа - с истоком восемнадцатого транзистора п-типа, сток одиннадцатого транзистора и-типа - с истоком пятнадцатого транзистора п-типа, а стоки двенадцатого и шестнадцатого транзисторов п-типа - с истоком семнадцатого транзистора и-типа. стоки седьмого, пятнадцатого, семнадцатого и восемнадцатого транзисторов и-типа объединены и подключены к общей шине сумматора,отл ич а ю щ и й ся тем, что, с целью уменьшения мощности, потребляемой сумматором, в каждый ео разряд введены восемь транзисторов р-типа и два малосигнальных элемента НЕ, причем затворы первого и второго транзисторов р-типа подключены к прямому входу первого слагаемого, затворы третьего и четвертого транзисторов р-типа - к инверсному входу первого слагаемрго, затворы пятого и шестого транзисторов р-типа - к прямому входу второго слагаемого, а затворы седьмого и восьмого транзисторов р-типа - к инверсному входу второго слагаемого данного разряда сумматора, шина питания сумматора подключена к истокам первого и второго транзисторов р-типа, стоки которых соединены с истоками соответственно третьего и четвертого транзисторов р-типа, стоки которых соединены с истоками соответственно пятого и шестого транзисторов р-типа, стоки которых соединены с истоками соответственно седьмого и восьмого транзисторов р-типа,