Дискретный фазовращатель

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСК РЕСПУБЛИК 9); , ф - "цва к ", г ТЕ К АВТОРСКОМ ИДЕТЕЛЬСТВ ОСУДАРСТВЕННЫЙ КОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗО(56) Авторское свидетельство СССР М 1058075, кл. Н 03 Е. 7/16, 01.10.82,Смеляков В.В., Цифровая измерительная аппаратура инфранизких частот. - М.; Энергия, 1975, с. 146 - 149.(54) ДИСКРЕТНЫЙ ФАЗОВРАЩАТЕЛЬ (57) Изобретение относится к радиотехнике, Цель изобретения - повышение быстродействия. Дискретный фазовращатель содержит первый регистр 1 памяти, кольцевой регистр 2, первый дешифратор 3, второй дешифратор 4, первый мультиплексор 5, 1584078 А второй мультиплексор 6, триггер 7, второй регистр 8 памяти, первый сумматор 9 кодов, второй сумматор 10 кодов, Выходная частота формируется ольцевым регистром 2, имеющим М разря,ов и формирующим на своих выходах импульсы, сдвинутые относительно друг друга на величину периода частоты на опорном входе. Второй сумматор 10 осуществляет суммирование кода с выхода первого сумматора 9 с кодом М/2. Суммирование производится по модулю М. Если код дробной части не равен нулю, то с каждым импульсом на сигнальном входе происходит , переключение первого 5 и второго 6 мультиплексоров, что приводит к смещению выходной частоты за счет периодического изменения фазы. Быстродействие дискрет- Б ного фазовращателя ограничивается быстродействием элементной базы, 1 ил.10 20 25 30 35 40 45 50 Изобретение относится к радиотехникеи может быть использовано в цифровых синтезаторах частоты,Целью изобретения является повышение быстродействия.На чертеже представлена структурнаяэлектрическая схема дискретного фазовращателя,Дискретный фазовращатель содержитпервый регистр 1 памяти, кольцевой регистр 2, первый 3, второй 4 дешифраторы,первый 5, второй 6 мультиплексоры, триггер7, второй регистр 8 памяти, первый 9 и второй 10 сумматоры кодов.Дискретный фаэовращатель работаетследующим образом,На опорный и сигнальный входы дискретного фазовращателя поступают две импульсные последовательности 10 и 1 я, приэтом частота 1 о на опорном входе в К развыше частоты 1 и на сигнальном входе, Выходная частота савв х формируется кольцевымрегистром 2, имеющим М разрядов и формирующим на своих выходах импульсы,сдвинутые относительно друг друга на То ==1/1 о, а частота повторения импульсной последовательности на каждом выходе кольоцевого регистра 2 равна -=- ,МТКод дробной части О (целочисленностьрассматривается относительно частоты 1 и)поступает на первый сумматор 9, где суммируется с выходным кодом второго регистра8, код которого с каждым импульсом Ь увеличивается на величину ц, Причем суммирование ведется по модулю М, а результатпереполнения первого сумматора 9 не используется.Во втором сумматоре 10 осуществляется суммирование кода с выхода первогосумматора 9 с кодом М/2; поступающим навторой вход второго сумматора 10, Суммирование также производится по модулю М,Код суммы с выхода второго сумматора 10записывается в первом регистре 1 в видекода, который по тактовым импульсам черезвторой дешифратор 4 поступает на уп равляющие входы втррого мультиплексора б, Науправляющие входы первого мультиплексора 5 через первый дешифратор 3 поступаеткод с выхода второго регистра 8. Следовательно, импульсная последовательность напервом входе триггера 7 всегда сдвинута наМТ/2 относительно импульсной последовательности на втором входе триггера 7 и наего выходе формируется сигнал в форме меандра.Если код дробной части ц равен нулю,то коды на выходе второго регистра 8:и второго сумматора 10 постоянны во времени и период выходного сигнала триггера 7 равен МТо и частота вых = 1 о/М. Если код Ч не равен нулю, то с каждым импульсом 1 и происходит переключение первого 5 и второго б мультиплексоров, которое приводит К УВЕЛИЧЕНИЮ ОДНОГО ПЕРИОДа СИГНаЛа 1 вых на величину цТО, которая составляет ц/М-ю долю периода выходной частоты триггера 7,ЭКВИВаЛЕНтНОЕ СМЕЩЕНИЕ ЧаСТОТЫ вых За счет периодического изменения фазы на о/М-ю долю периода каждые /1 и секунд равноМ Ч М я. ,1/т, МТаким образом, частота сигналаМ иДискрет изменения частоты равен 1 и/М.Сдвиг фазы происходит один раз за период сигнала частотой 1 и. Быстродействие дискретного фаэовращателя ограничивается быстродействием элементной базы Единственное ограничение К 2 М.Формула изобретения Дискретный фазовращатель. содержащий первый регистр памяти, кольцевой регистр, триггер, при этом сигнальный вход первого регистра памяти и сигнальный вход кольцевого регистра являются соответственно сигнальным и опорным входами дискретного фазовращателя, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, введены последовательно соединенные первый сумматор кодов, второй регистр памяти, первый дешифратор и первый мультиплексор, второй сумматор кодов и последовательно соединенные второй дешифратор и второй мультиплексор, выход которого подключен к В-входу триггера, 5-вход которого соединен с выходом первого мультиплексора, второй вход которого объединен с вторым входом второго мультиплексора и подключенк выходу кольцевого регистра, вход второго дешифратора соединен с выходом первого регистра памяти, первый вход и выход второго сумматора кодов подключены соответственно к выходу первого сумматора кодов и к входу первого регистра памяти, первый вход первого сумматора кодов соединен с выходом второго регистра памяти, тактовый вход второго регистра памяти подключен к сигнальному входу первого регистра памяти, второй вход первого сумматора кодов и второй вход второго сумматора кодов являются соответственно входом кодового сигнала дробной части и входом кодового сигнала целой части дискретного фазовращателя, а выход триггера1584078 является выходом дискретного фазовращателя Составитель Ю.КовалевТехред М.Моргентал Корректор И.Муска Редактор М.Бланар Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Заказ 2262 Тираж 658 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5