Устройство для оценки сигналов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУ БЛИН 80158057(51) 5 Н 04 В 17/ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ.И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) И техник достов уменью содер преоб ени ет во лок(Р О 113634994465711/24-0925.07.8823,07,90. Бюл. Р 27В.В.федоренко и А.Г.Дубров621.396.664 (088.8)Авторское свидетельство ССС3499, кл. Н 04 В 17/00, 198 4) УСТРОЙСТВО ДЛЯ ОЦЕНКИ СИГНАЛОВ зобретение относится к ради е, Цель изобретения - повыш ерности оценки сигналов за ения влияния помех. Устройс жит преобразователь 1 частот азователь 2 код - частота,23 регистров памяти кодов частот, делитель 4 импульсов, перемножители 5,1, 5.2, интеграторы 6,1, 6.2, генератор 7 опорных частот, Фазовращатель 8, квадраторы 9.1, 9.2, сумматор 1 О, стробирующий блок 11, нормирующий блок 12, пороговый блок 13, преобразователь 14, блок 15 сравнения, регистр 16 памяти, элемент И 17, генератор 18 счетной частоты, блок 16 регистров памяти Фазовых кодов, блок 2 памяти кодов оптимальной структуры сигналов, элемент И 21, блок 22 памяти кодов оптимальной частоты. Введенная совокупность блоков позволяет за счет уменьшения влияния помехи повысить достоверность оценки сигналов. 1.ил, 1580576Изобретение относится к радиотехнике и может использоваться для выбора сигналов, оптимальных к воздействию помех, и является усовершенствованием известного изобретения по авт,св. 1 Ф 1363499.Цель изобретения - повышение достоверности оценки сигналов за счетуменьшения влияния помех,1 ОНа чертеже представлена структурная электрическая схема предложенного устройства.Устройство для оценки сигналов содержит преобразователь 1 частоты,преобразователь 2 код - часгота,блок 3 регистров памяти кодов частот,делитель 4 импульсов, первый и второйперемножители 51, 5.2, первый и второй интеграторы 6.1, 6.2, генератор7 опорных частот, фазовращатель 8,.первый и второй квадраторы 9.1, 9.2,сумматор 10, стробирующий блок 11,нормирующий блок 12, пороговый блок13, преобразователь, 14, блок 15 сравнения, регистр 16 памяти, элемент И17, генератор 18 счетной частоты,блок 19 регистров памяти фазовых кодов, блок 20 памяти кодов оптимальной структуры сигналов, второй элемент И 21, блок 22 памяти кода оптимальной частоты,Устройство работает следующим образом.С выхода генеРатоРа 18 счетнойчастоты на вход блока 19 поступаюттактовые импульсы с периодом Т дляпоочередного подключения регистровпамяти фазовых кодов, определяющихструктуру сигналов, и к генератору 7 40опорных сигналов, Сигнал определеннойструктуры 2,(Т) с выхода генератора7 опорных сигналов поступает на второй вход одного из перемножителей. 5.1, 5,2 и на вход фазовращателя 8,чс выхода которого сигнал, сопряженныипо Гильберту с опорным сигналом, поступает на второй вход перемножителя5.2. На первые входы первого и второго перемножителей 5.1 и 5.2 подается5 Опомеха 2 щ с,выхода преобразователя1 частоты, поступающая на его входс исследуемого (не показан) каналасвязи. На второй вход преобразователя1 частоты с выхода преобразователя 2код - частота подается гетеродинноенапряжение с частотой, определяемоидвоичным кодом на выходе блока 3 регистров памяти кодов частот. Сигналы с выходов первого и второго перемножителей 5.1 и 5.2 поступают на входы первого и второго интеграторов 6. 1 и 6.2 соответственно, где интегрируются на интервале длительности элемента опорного сигнала. С выходов первого и второго интеграторов 6.1 и 6.2 сигналы поступают на входы первого и второго квадраторов 9.1 и 9,2, с выходов которых поступают на входы сумматора 10. Выход сум" матора 10 соединен с входом стробирующего блока 11, в котором осуществля" ется отсчет результата в момент вре-, мени, кратный целому числу длительности элемента опорного сигнала, при поступлении на тактовый вход импульсов с выхода генератора 18 счетной частоты эти же импульсы поступают на тактовые входы первого и второго интеграторов 6.1 и 6.2 для сброса накопленного за период Т напряжения.С выхода стробирующего блока 11 сигнал поступает на вход нормирующего блока 12, с выхода которого полученное значение коэффициента взаимного различия опорного сигнала и помехи1 (г Я 1,2К, 1 Е 1,2,1, где К - число анализируемых фазовых кодов, записанных в блоке 19 регист" ров памяти фазовых кодов; Е - число значений гетеродинной частоты, определяемое количеством регистров в блоке 3), поступает в пороговый блок 13, где сравнивается с некоторым пороговым значением коэффициента ц определяемым допустимым значением вероятности ошибки Роы . С выхода порогового блока 13 напряжение 0 1, равное разности между пороговым значег 2 нием Ч и измеренным значением ц 1,1оРкоэффициента взаимного различия 111= =ц -ц 1 поступает на вход преобгпр Ь фразователя 14, в котором происходит преобразование напряжения 11 в двоичный код Х 1, поступающий затем на первый вход блока 15 сравнения, На второй вход блока 15 сравнения поступает информация с регистра 16 памяти о максимальном значении разности ч -Ч, 1, 1 Е 1, 2, , г(соответ 2бор, , фствующей минимальному значению ц.1), полученной при измерении коэффициента взаимного различия всех предыдущих гвариантов структур опорных сигналов при 1-й гетеродинной часто158057 Составитель Е.ГолубТехред Л,Сердюкова Корректор О,Ципле Редактор С,Патрушева Заказ 2023 Тираж 526 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035," Москва, Ж, Раушская наб., д. 4/5 Производственно-иэдательскчй комбинат "Патент", г.ужгород, ул. Гагарина, 101 те либо всех К вариантов структур опорных сигналов при предыдущих 3 6 1,2,..,1-1 гетеродинных частотах и помехи. Если поступившее в блок5 15 с выхода преобразователя 14 значение Х 1 превышает Х,1, записанное в регистре 16 памяти, с выхода блока 15 в регистр 16 запишется новая информация Хь 1, являющаяся максимальной для всех г структур опорных сигналов и 1 гетеродинных частот. При этом с первого выхода блока 15 сравнения на второй вход первого элемента И 17 и на первый вход второго элемента И 21 поступает сигнал, открывающий первый элемент И 17 для записи с блока 19 регистров памяти фазовых кодов в блок 20 памяти кодов оптимальной структу ры информацию об г-м коде структуры сигнала и второй элемент И 21 для записи с блока 3 регистров памяти кодов частот в блок 22 памяти кода оптимальной частоты информацию об 1-й 25 гетеродинной частоте, при которых измеренное значение коэффициента взаимного различия 1 является наимень 2, шим. 30Если поступившее с преобразователя 14 в блок 15 сравнения значение разности. не превышает значения Х,1, записанного в регистре 16 памяти, то сигналы на выходах блока 15 сравнения отсутствуют и в регистре 16 памяти и в блоках 20 и 22 остаетсяпрежняя, ранее записанная информация.Таким образом, в блоке 20 записывается.информация о коде структуры 40 сигнала, оптимального к воздействию помехи в канале, а в блоке 22 - информация о номере (коде) гетеродинной частоты, при которой воздействие 6 6помехи на сигнал данной структуры минимальное.После поступления с генератора 18 К тактовых импульсов на вход делителя 4 импульсов на К, осуществляющем деление частоты следования импульсов на число анализируемых фазовых кодов, на его выходе формируется импульс, поступающий в блок 3 регистров памяти кодов частот. С выхода блока 3 в преобразователь 2 код - частота поступает информация в виде двоичного кода о значении очередной (1+1)-й гетеродинной частоты, обеспечивающей в преобразователе 1 сдвиг полосы пропускания радиотракта по частоте на значение Ь 1 . После этого цикл измерения коэффицйента взаимного различия сигналов различной структуры, определяемой фазовыми кодами в блоке 19, и помехи, присутствующей в канале, повторяется.Формула изобретенияУстройство для оценки сигналов по авт. св. К 1363499, о т л и ч а - ю щ е е с я тем, что, с целью повышения достоверности оценки сигналов за счет уменьшения влияния помехи, между выходом генератора счетной частоты и первыми входами первого и второго перемножителей введены последовательно соединенный делитель импульсов, блок регистров памяти кодов частот, преобразователь код - частота и преобразователь частоты, второй вход которого является входом устройства, кроме того введены последовательно соединенные второй элемент И, первый и второй входы которого соединены соответственно с выходом блока регистров памяти кодов частот и с выходом блока сравнения, и блок памяти кода оптимальной частоты.