Способ выполнения логических операций
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 151511
Автор: Сычев
Текст
ПИСАКИ ОБРЕТЕН К АВТОРСКОМУ СВИДЕТЕЛЬСТВ писная группа174.А,С ИЧЕСКИХ ОПЕРАЦИЙ СПОСОБ ВЫПОЛНЕНИЯ. за763737/26-24ытий при Совете Министров СССР Заявлено 31 января 19 в Комитет по делам изобретений и оийэ21 за 1962 г те вубликовано в Бюллетене из В известных способах выполнения логических операций с,использованием ферритовых регистров сдвига операцию запрета производят либо логическими сигналами, либо тактовыми, Это приводит к тому,. что, с одной стороны, сигналы логических ячеек и ячеек памяти должны удовлетворять всем требованиям, предъявляемым к запрещающим сигналам, а с другой стороны, запрещающие сигналы в этом случае сильно меняются в зависимости от нагрузки ячеек и от способа запуска этих ячеек. Были попытки устранить эти недостатки введением двух типов ячеек памятями, причем выходные сигналы одной ячейки являются запрещающими для другой ячейки, Такое усложнение схемы не дает, однако, желаемого результата.По предлагаемому способу в качестве запрещающих сигналов используют специальные стандартные сигналы, параметры которых выбирают так, чтобы они могли запретить любой сигнал ячеек памяти и или.Покажем, что используя ячейки памяти, или и запрет записи 1 в ячейку памяти стандартным сигналом, можно выполнять логические операции вида;(ЕХ)(ЕУ) и (ЕХ) (ЕУ)На фиг, 1 и 2,приведены схемы, реализующие операции:вида а Ь (а. б сигналы) предложенным способом.Сигналы а и Ь могут быть логическими суммами сигналов одинаковой тактности, т. е. приходящими во время одного и того же такта. Обычные тактовые (синхронизирующие) сигналы обозначим буквой , стандартные - 1, Цифры внизу справа у обозначений указывают, в какой последовательности (в какой такт) должны подаваться сигналы а, 6, 1 и 1,151511Синхронизирующие сигналы г и стандартные сигналы 1 генерируются схемой, управляющей работой всего вычислительного устройства.На выходе ячейки 1 памяти сигнал с может появиться либо во время прихода сигнала Ь 2, либо сигнала 1 з, но при условии, что перед этим на вход ячейки 1 придет сигнал а,. Сигнал на выходе, одновременный с Ь 2, эквивалентен операции а. Ь, а одновременный с 1, эквивалентен операции а ЬЕсли стандартный сигнал 2 совпадает с логическим сигналом Ь 2, то сигналом с соответствующим операции а, Ь, запрещается запись 1 в ячейку 2, и сигналом с соответствующим операции а. Ь, разрешается запись 1 в ячейку 2. Таким образом, на выходе получают сигнал, соответствующий операции а, Ь,или, в общем виде:йП,)Если же стандартный сигнал 14, совпадает по фазе с тактовым сигналом 14, то в ячейку 2 записывается 1, соответствующая операция а. Ь или, в общем виде:(Л) ( )Следует заметить, что стандартные сигналы служат лишь для запрета записи 1 в ячейку памяти, Для списывания 1 используют тактовые сигналы и сигналы ячеек памяти .и или. А так как при запрете записи 1 в ячейку памяти состояние последнейне меняется, то мощность стандартного сигнала может быть много меньше, чем мощность сигналов ячейки памяти или или. Это позволяег создавать генераторы стандартных сигналов с большей нагрузочной способностью.Предмет изобретенияСпособ выполнения логических операций типа (КЧ Х Ч.,ЧХ) ЧЛ (У, ЧУ, Ч .ЧУ ) или (Х,ЧХЧ,. ЧХ) Л(У, Ч У, ЧЧ К ), где и и т - число логических входов, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности работы логических устройств, на их входы синхронно с тактовыми сигналами подают серию стандартных сигналов запрета, параметры которых перекрывают разброс параметров входных сигналов.в 3151511 иг.1 Ю Тактм 6,Та Фиг. авитель Г. Чуйко ехред Т. П. Курилко Корректор К, А. Шпыиева Редактор Н ии и от еркас пография ЦБТИ, Москва, Петров Подп к печ, 50.Зак. 0458ЦБТИ Комите лам изоб ква, Цен и Ь формат бум. 7 Тираж 700
СмотретьЗаявка
763737, 31.01.1962
Сычев А. А
МПК / Метки
МПК: H03K 19/00
Метки: выполнения, логических, операций
Опубликовано: 01.01.1962
Код ссылки
<a href="https://patents.su/3-151511-sposob-vypolneniya-logicheskikh-operacijj.html" target="_blank" rel="follow" title="База патентов СССР">Способ выполнения логических операций</a>
Предыдущий патент: Двоичный регистр цифрового автоматического компенсатора
Следующий патент: Устройство для решения уравнения лапласа
Случайный патент: Стенд для испытаний на сейсмостойкость