Механический шифратор

Номер патента: 1508203

Опубликовано: 15.09.1989

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: G06F 5/00

Метки: двоичный, шифратор

...вычислительной технике и можетбыть использовано в системах обработки информации при реализации цифро 5вых вычислительных машин и элементовдискретной автоматики,Цель изобретения - упрощение шифратора,На чертеже показана Функциональная схема двоичного.шифратора,В качестве примера рассмотрен шифратор при ш=512.Шифратор содержит кнеполные шифраторы 1 и 2.и полные 2 -входовые шифраторы 3-5,.при этом неполный шифратор 1 и два полных шифратора 3 и 4образуют полный шестиразрядный шифратор б, входы неполного шифратора 2являются входами 7 устройства а выУходы 2 -входового полного шифратора2 к5 и 2 -входового полного шифратора6 образуют выходы 8 устройства,Полные 2 -входовые шифраторы 4 и 5 всовокупности образуют группу 9 полных 2 -входовых...

Номер патента: 1755273

Опубликовано: 15.08.1992

Автор: Ким

МПК: G06F 5/00

Метки: двоичный, шифратор

...выход, П - правый выходкода номера группы, Л - левый вход55кода номера группы, Н - нижнийуправляющий вход. На фиг, представлена функциональная схема устройства; фиг,.2- функциональная схема ячейки однородной сети устройства.Двоичный шифратор представляет собой усеченную прямоугольную сеть ячеек 1 (фиг.) , в которой д-й горизонтальный ряд, соответствующий 1-му разряду выходного кода, содержит 2 иячеек. Для конкрет" ного примера щ = 4,= 14. Поэтому первый горизонтальный ряд, соответствующий младшему разряду, состоит из 15 ячеек, а верхнйй ряд - из 8 ячеек, Каждая ячейка 1 имеет три входа: кода номера группы 2, управляющий 3, информационный 1. и три выхода: кода номера группы 5, управляющий Ь и ответа 7. Все линии опроса 8 образуют...

Номер патента: 622076

Опубликовано: 30.08.1978

Авторы: Подколзин, Подкользина

МПК: G06F 5/02

Метки: двоичного, десятичный, кода, последовательного, преобразования

...По потенциальному тактовому сигналу т, на информационный вход 8 входного коммутатора 1 подается младший двоичный разряд преобразуемого кода, поступающий в случае равенства этого разряда 1 через первую ключевую схему коммутатора, открывающуюся сигналом ть на элемент ИЛИ 2 и ключевые схемы блока 4 шифраторов с весами 22221. При этом ключевые схемы этого шифратора открываются по очереди импульсами, поступающими с выходов генератора 3, который запускается сигналом с элемента ИЛИ 2. С выходов ключевых схем шифратора с весами 22221 сигналы поступают через элементы ИЛИ 5 поочередно на соответствующие выходы дешифратора 7 (при преобразовании младшего двоичного разряда, равного 1, на соответствующий вход дешифратора 7 поступает только одна...

Номер патента: 849198

Опубликовано: 23.07.1981

Автор: Тархов

МПК: G06F 5/02

Метки: двоично, десятичный, кода, преобразовательдвоичного, реверсивный

...раз,рядности двоичных эквивалентов,сумМатора, так как в этом режиме происходит сложение чисел в прямом коде. Старший разряд преобразуемого двоично-десятичного числа подается на вход 14 первого каскада 2, а младший разряд - на вход 7, т.е. на четыре 20 младших разряда регистра 1. С регистра 1 младший разряд преобразуемого числа подается на вход сумматора 4 и складывается с двоичнЫм эквивалентом старшего десятичного разряда, который 25 соответствует поданному на вход 14 двоично-десятичному коду. Полученная сумма с выхода сумматора 4 поступает на первый вход сумматора следующего каскада. Далее процесс формирования двоичного числа происходит аналогично.Результат преобразования снимается с выхода 17 сумматора 4 (п)-го...

Номер патента: 432485

Опубликовано: 15.06.1974

Автор: Лобов

МПК: H03M 7/12

Метки: десятично-двоичныйкод, преобразования, троично-двоичных, целых, чисел

...ступени имеется +1 десятичных вычитателей б, 7, 8 9. Все они последовательно соединены между собой цепями заемов. Входы уменьшаемого всех вычитателей, кроме младшего, присоединены к соответствующим выходам разности вычитателей того же номера ( - 1) -ой ступени, а младший вычитатель 9 входом уменьшаемого присоединен к выходу соответствующего девятиричного преобразователя 18. Входы вычитаемого каждого десятичного вычитателя, кроме старшего, присоединены к соответствующим выходам разности вычитателей соседнего более старшего разряда предыдущей ( - 1)-ой ступени. Входы вычитаемого старшего вычитателя б, а также вход заема младшего вычитателя 9 присоединены к шине О. Выходы разности вычитателей подключены к соответствующим входам следующей...