Устройство стабилизации амплитуды видеосигнала

(50 Е ИЗОБРЕТЕНИСВИДЕТЕЛЬСТВУ ОПИСАНИ АВТОРСКОМУ 2 матиэирорадио ут авлени в и В.А.В3 (088.8)е свидетелН 04 Б 5 тиков ьство ССС 20, 1978. ехник носится к зобретени абилизаци по- тем ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Томский инститванных систем упраэлектроники(54) УСТРОЙСТВО СТАБИТУДЫ ВКЧЕОСИГНАЛА(57) Иэобретение оттелевидения, Цель ивышение точности ст повышения быстродействия, Устр-восодержит г-р 1 тактовых импульсови согласующих импульсов 2-1-2-п,согласукп(ий усилитель 4 фоточувствительной секции, датчик 5 иэображения на приборе с зарядовой. свяэью,видеоусилитель 6, датчик 7 рассогласования на компараторах 8, 9, Р-триггеры 10 и 11, делитель 12 частотыимпульсбв, счетчик 13 импульсов,ВБ-триггер 16, компаратор 17 кодов,формирователь 18 импульса конца строки или кадра, блок 19 отсчетов длиныстроки или кадра. Для достижения цели введены элемент И-НЕ 3, сумматор"вычитатель 14 и регистр 15. 1 ил.йЯИзобретение относится к техникетелевидения и может быть использовано для стабилизации амплитуды видеосигнала.Цель изобретения - повышение точности стабилизации путем повышениябыстродействия.На чертеже представлена электрическая структурная схема устройства 10стабилизации амплитуды видеосигнала.Устройство стабилизации амплитудывидеосигнала содержит генератор 1тактовых импульсов (ГТИ) и согласующих импульсов 2-1-2-п, элемент И-НЕ 153, согласующий усилитель 4 фоточувствительной секции, датчик 5 изображения на приборе с зарядовой связью(ПЗС), видеоусилитель 6, датчик 7рассогласования, содержащий компараторы 8 и 9, первый и второй Р-триггеры 10 и 11, делитель 12 частотыимпульсов, счетчик 13 импульсов, сумматор-вычитатель 14, регистр 15,КБ-триггер 16, компаратор 17 кодов, 25формирователь 18 импульса конца строки или кадра, блок 19 отсчетов длиныстроки или кадра.Устройство стабилизации амплитудывидеосигнала работает следующим образом,Если амплитуда видеосигнала в течение строки или кадра превысит заданное верхнее значение, срабатывают оба компаратора 8 и 9 датчика 7рассогласования. При этом на инверсном выходе первого Р-триггера 10появится сигнал логического нуля,а на прямом выходе второго Р-триггера 11 - сигнал логической единицы.Эти сигналы поступают соответственнона управляющий вход регистра 15 через элемент И-НЕ 3, разрешая записьинформации в регистр 15 с выходасумматора-вычислителя 14. На управляющий вход сумматора-вычислителя14 с инверсного выхода первого Р"триггера 10 поступает сигнал логическогонуля, переводя его в режим суммирования содержимого регистра 15 и счетчика, 13, Код регистра 15 И; опреде 50ляет время экспозиции текущего кадраа следовательно, и амплитуду видеосигнала,Предварительная установка счетчика 13 в нулевое состояние осуществля 55ется в момент совпадения кода блока19 с кодом регистра 15 импульсов.Тактовые импульсы с выхода генерато. ра 1 через делитель 12 поступают навход счетчика 13. СледоваТельно, вконце строки или кадра код счетчика13 будет равенгде И - значение текущего кода,В конце строки или кадра переднимфронтом импульса их конца осуществляется запись результата суммированияЯ 1 , содержимого регистра 15 Мисчетчика 13 ЯЧ, а также сброс пер"вого и второго Р-триггеров 10 и 11в исходное состояние,Если амплитуда видеосигнала в те"чение строки или кадра не превыситзаданное нижнее значение, то не сработает ни один компаратор 8, 9 ипервый и второй Р-триггеры 10 и 11останутся в исходном состоянии, Приэтом на инверсном выходе первогоР-триггера 10 будет сигнал логической единицы, которьй, поступая науправляющий вход сумматора-вычислителя 14, установит его в режим вычитания. С выхода первого Р-триггера 10на управляющий вход регистра 15 поступит сигнал единицы, разрешающийего работу, В конце строки или кадра с выхода сумматора-вычитателя 14на информационные входы регистра 15поступит код, равный разности содержимого регистра 15 и счетчика 13который передним фронтом импульсаконца строки кадра запишется в регистр 15,Если амплитуда видеосигнала в течение строки или кадра будет находиться внутри интервала между верхним инижним заданными значениями, то срабатывает только компаратор 9 датчика7 рассогласования, При этом на инверсном выходе первого Р-триггера 10и на прямом выходе второго Р-триггера 11 появятся сигналы логическойединицы, которые поступят на управлякщий вход регистра 15 через элементИ-НЕ-З, запрещая перезапись информации передним фронтом импульсов конца строки или кадра и код останетсянеизменным,Формула изобретенияУстройство стабилизации амплитудывидеосигнала, содержащее генератоо1483670 Составитель Э. БорисовТехред М.Дидык Корректор М.Васильева Редактор М.Андрушенко Заказ 2854/57 Тираж 626 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 тактовых импульсов (ГТИ), и согласующих усилителей, последовательно соединенные датчик изображения на приборе с зарядовой связью (ПЗС), п входов которого через соответствующиесогласующие усилители соединены свыходами ГТИ, видеоусилитель и датчик рассогласования, первый и второйП-триггеры, последовательно соединенные блок отсчетов длины строкиили кадра, вход которого соединен с(и + 1)-м выходом ГТИ, и формирователь импульса конца строки или кадра,выход которого соединен с К-входамипервого и второго П-триггеров, С-выходы которых соединены соответственно с первым и вторым выходами датчика рассогласования, последовательносоединенные компаратор кодов,. первыйвход которого соединен с вторым выходом блока отсчетов длины строкиили кадра, КБ-триггер, К-вход которого соединен с инверсным выходомформирователя импульса конца строки 25или кадра, и согласующий усилительфоточувствительной секции, выход которого соединен с управляющим входом фоточувствительной секции датчикаизображения на ПЗС, последовательносоединенные делитель, частоты импульсов, вход которого объединен с входом блока отсчетов длины строки иликадра, и счетчик импульсов, входустановки в "0" которого соединен свыходом КБ-триггера, о т л и ч а ющ е е с я тем, что, с целью повыше ния точности стабилизации путем повышения быстродействия, введены последовательно соединенные сумматорвычитатель, первый вход которого соединен с выходом счетчика импульсов,и регистр, выход которого соединенс вторыми входами компаратора кодови сумматора-вычитателя, а первый управляющий вход соединен с прямымвыходом формирователя импульса конца строки или кадра, а также элементИ-НЕ, первый вход которого объединенс управляющим входом сумматора-вычитателя и соединен с инверсным выходом первого Э-триггера, второйвход соединен с прямым выходом второго Р-триггера,а выход соединен с вторым управлякщим входом регистра.