Инжекционный логический элемент

(51 ГОСУДАРСТВЕННЫЙ НОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТНРЦТПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ.8)Дунин В,Н,льшие интегиным питанис.59, рисидетельство03 К 19/091 А.С.Сидоро 621 .374(08 Аваев Н.А. умов Ю,Е. Бос инжекцио адно, 1977 о и альныем.-М4.22,ССР1974,емь Авторс860315,ЭЛЕМЕНТимпульсемент логическ Инжекцион тает след образом. К А ВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретение относится Изобретение относится к импульсной технике и может быть использовано в триггерах, регистрах, счетчиках, арифметических, кодирующих изапоминающих устройствах,Целью изобретения является расширение функциональных возможностейи повышение помехоустойчивости,инжекционного логического элемента путеммногоканальной подготовки элемента квыполнению логических операций.ФНа чертеже представлена принципиальная электрическая схема инжекционного логического элемента,Инжекционный логический элементсодержит первый транзистор 1 и третийтранзистор 2, р-п-р-типа, четвертыйтранзистор 3 п-р-п-типа, дополнительный коллектор транзистора 1 и эмиттертранзистора 2 соединены с третьим ной технике, Цель изобретения - расширение функциональных возможностейи повышение помехоустойчивости инжекционного логического элемента. Инжекционный логическйй элемент содержит два транзистора и-р-и-типа итри транзистора р-п-р-типа, Введениевторого транзистора и-р-и-типа позволяет дополнительно реализовать логические Функции ИИ-НЕ, ИМЛИКАЦИЯза счет организации многоканальныхвзаимодействующих цепей внутреннейкоммутации. В ряде комбинаций входных сигналов инжекторы элемента отключены и элемент не реагирует наложные входные сигналы, 1 ил. входом 4 элемента, эмиттер транзистора 1 подключен к шине 5 питания,коллектор транзистора 2 соединен счетвертым входом 6 элемента и с базой транзистора 3, эмиттер которогосоединен с общей шиной 7, а коллекторы подключены к выходам 8 элемента,коллектор транзистора 1 соединен сэмиттером второго транзистора 9 р-и-ртипа и с первым входом )1 элемента,коллектор транзистора 9 соединен сбазой пятого транзистора 10 и-р-и-типа и с вторых входом 12 элемента,база транзистора 9 и эмиттер транзистора 10 соединены с общей шиной 7,коллекторы транзистора 10 соединенысоответственно с базами транзисторов314571Если источник управляющих сигналовфиксирует на входе 12 низкий потенциал (логической "0), то транзистор10 закрыт и его коллекторные цепи непроводят тока (по существу, разомкнуты), что обеспечивает отключениеинжектора заряда, построенного натранзисторе 1, и отключение транзистора 2, Поэтому вход 4 не соединен с 10базой выходного транзистора 3, .состояние которого зависит от сигнала навходе 6.Если выходной потенциал источника12 управляющих сигналов фиксируется 15на высоком уровне (логическая ."1"),фто транзистор 10 открывается и создает коллекторные Токи, отпирающиепо базовым цепям транзисторы 2 и 1,Важно подчеркнуть, что при высоком 20потенциале на входе 11 и при включении транзистора 1, коллекторнаяцепь которого начинает питать эмиттерную цепь транзистора 9, образуется цепь положительной обратной связи(ПОС): база транзистора 10 - базаи второй коллектор транзистора 1эмиттер транзистора 9 - база транзистора 10, которая позволяет форсировать включение транзистора 10, При 30наличии на входе 11 сигнала низкогоуровня цепь ПОС не действует,Полагая, что на вход 4 поступаютсигналы Хна вход 6 - сигналы Хна вход 11 - сигналы Х, на вход З 512 - сигналы Х на выходе 8 формиру.ются сигналы У, покажем логику функционирования предлагаемого элемента.Если на входе Хфиксирован сигналлогического нуля, а на входе Х фиксирован сигнал логической единицы,то по входам Х и Х будет реализована логическая функция И с таблицей истинностиХ 450 0 00 1 01 0 01 1 1Если на входе Х, фиксирован сигнал логического нуля, а на входе Хфиксирован сигнал логической единицы, то по входам Хт и Х 4 реализуетсялогическая функция ИИПЛИКАЦИЯ(аналогичная функция будет реализована по входам Хи Хпри фиксацииХ=О, Х =1) с таблицей истинностиХ ХУ 580 0 11оО1 1 1При фиксации на входе Х з и Х логической единицы по входам Хи Х, реализуется логическая функция 2 И-НЕ с таблицей истинностиХ, Хг0 0 10 1 11 0 11 1 0При фиксации на входах Х, и Хили на входах Хи Х или на Хлогического нуля независимо от состояния других входов на выходе 8 всегда будет логическая единица, При фиксации на входах Х, и Хлогической единицы или при фиксации на входе Х логической единицы и на входе Х логического нуля независимо от состояния других входов на выходе 8 всегда будет логический нуль. При фиксации на входе Х 4.логического нуля инжектор на транзисторе 1 будет закрыт и входы 4 и 11 будут отключены от транзистора 3, За счет этого достигается повышение помехоустойчивости инжекционного логического элемента.Таким образом, в предложенном элементе реализованы новые функциональные возможности (в частности, выполнение логических функций И,И-НЕ, ИМПЛИКАЦИЯ) за счет организации многоканальных взаимодействующих цепей внутренней коммутации. За счет того, что в ряде комбинаций входных сигналов инжекторы элемента отключены и элемент не реагирует на ложные входные сигналы, достигается повышение помехоустойчивости.Формула изобретенияИнжекционный логический элемент, содержащий первый транзистор р-и-ртипа, эмиттер которого соединен с шиной питания, коллектор подключен к первому входу и эмиттеру второго транзистора р-п-р-типа, база которого соединена с общей шиной, а коллектор - с вторым входом, эмиттер третьего транзистора р-и-р-типа соединен с третьим входом, коллектор - с чет14571 Бутяг орректо аказ 7493/57 Тираж 879 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 вертым входом и базой четвертого транзистора и-р-и"типа, змиттер которого соединен с общей шиной, а коллектор подключен к выходу, о т л ич5 ч а ю щ и и с я тем, что, с целью расширения функциональных возможностей и повышения помехоустойчивости, в него введен пятый транзистор и-р-птипа, база которого соединена с кол" 1 О лектором второго транзистора, эмитСоставитель А.Яноведактор А.Мотыль ТехредМ.Дидык58 6тер - с общей шиной, а первый и второй коллекторы соответственно с базами первого и третьего транзисторов,эмиттер которого соединен с дополнительным коллектором первого транзистора, дополнительные коллекторы четвертого транзистора соединены с соответствующими дополнительными выходами.