Постоянное запоминающее устройство

(61) Дополнительно (22) Заявлено 08.10 к авт, свид-ву -469 18 - 24 9 (21) 28вки-М. Кл.11 С 17/О 11 С 11/4 исоединением за Гееударстеенный кемнт 3) Приоритет -СССР. по делам нзееретеннй н еткрытийОпубликовано 30.06,81. Бю Дата опубликования описания 05.07.8 2) Авт танов обретени аявит ПОМИНАЮ УСТРОЙСТВ ПОСТОЯНН числительменение в янных за- икропроцесматричныи енты котостолбцов,ов, выходышими ши 1.является те вие, .обусностью дедеш кот нам Союз Советскик оциелистическик %где Изобретение относится к вы ной технике и может найти при интегральных микросхемах посто поминающих устройств (ПЗУ), м соров, микрокалькуляторов.,Известно ПЗУ, содержащее накопитель, запоминающие элем рого связаны с шинами строк и ифраторы шин строк и столбц орых соединены с соответствую и, адресные и выходные шинь Недостатком указанного ПЗУ сравнительно низкое быстродейст ловленное малой выходной мощ шифраторов.Наиболее близким к предлагаемому по технической сущности является устройство, 15 обеспечивающее высокое быстродействие и содержащее матричный накопитель, блоки выборки строк и столбцов накопителя, под-. ключенные соответственно к каждой строке и столбцу, дешифраторы, подключенные к каждому из блоков выборки 2.Однако в известном устройстве большое количество МДП-элементов на кристалле и большая площадь кристалла, а следовательно, высокая стоимость и невысокая надежность.Цель изобретения - упрощение устройства, ведущее к снижению стоимости микросхемы и повышению надежности за счетуменьшения количества элементов на кристалле,Поставлейная цель достигается тем, чтов полупроводниковое ПЗУ, содержащее матричный накопитель, шины строк и столбцовкоторого подключены к выходам блоков выборки, а первые входы блоков выборки шинстолбцов и нечетных шин строк соединеныс выходами соответствующих дешифраторов,адресные шины и шины тактовых сигналов,введены ключевые элементы, выполненныена МДП-транзисторах, и селектор тактовыхсигналов, причем сток каждого МДП-транзистора соединен с нечетной шиной строки,а исток соединен с первым входом блокавыборки четной шины строки, первая шинатактовых сигналов соединена с первым входом селектора и входами дешифраторов,вторая шина тактовых сигналов соединена сзатворами МДП-транзисторов ключевых элементов, со вторым входом селектора и совторыми входами блоков выборки нечетныхшин строк, третья шина тактовых сигналов соединена с третьим входом селектора и со вторыми входами блоков выборки четных шин строк, четвертый вход селектора соединен с адресной шиной, а выход селектора соединен со вторыми входами блоков выборки шин столбцов.На фиг. 1 представлена структурная схема ПЗУ; на фиг. 2 - временная диаграмма тактовых сигналов.ПЗУ содержит матричный накопитель 1, блоки 2 выборки нечетных шин строк, блоки 3 выборки четных шин строк, ключевые элементы 4, выполненные на МДП-транзисторах, дешифратор 5 шин строк, выходные шины 6, блоки 7 выборки шин столбцов, дешифраторы 8 шин столбцов, селектор 9 тактовых сигналов, шины 10 - 12 тактовых сигналов, адресную шину 13.Выходы блоков 2, 3 и 7 выборки подключены соответственно к шинам строк и столбцов, выходы дешифраторов 8 подключены к первым входам блоков 7 выборки, выходы дешифраторов 5 подключены к первым входам блоков 2 выборки, стоки МДП- транзисторов 4 подключены к нечетным шинам строк, истоки подключены к первым входам блоков 3 выборки.Первая шина 10 тактовых сигналов подключена к первому входу селектора 9 и ко входам дешифраторов 5 и 8. Вторая шина 11 тактовых сигналов соединена со вторым входом селектора 9, со вторыми входами блоков 2 выборки и с затворами МДП-транзисторов 4, Третья шина 12 тактовых сигналов соединена с третьим входом селектора 9 и со вторыми входами блоков 3 выборки.Адресная шина 13 младшего разряда кода адреса соединена с четвертым входом селектора 9. Выход селектора 9 соединен со вторыми входами блоков 7 выборки,Устройство работает следующим образом.В момент действия такта Я (шина тактового сигнала 10) на дешифраторы шин строк 5 и дешифраторы шин столбцов 8 цодаются адресные сигналы. В зависимоси от кода адреса один из блоков 2 выборки шин строк и один из блоков 7 выборки шин столбцов подготовлены к возбуждению. Одновременно происходит подготовка к возбуждению селектора 9, который выполняет также функ.цию усилителя мощности тактовых сигналов.В момент действия такта(шина тактового сигнала 11) происходит заряд емкости выбранной нечетной шины строки блоком 2 выборки и подготовка к работе (перезаряд через транзистор 4) блока 3 выборки. В результате заряда емкости выбранной шины строки все транзисторы элемента памяти матричного накопителя 1, затворы которых подключены к этой шине, готовы к пропусканию тока. В селектор 9 подается младший разряд кода адреса по адресной шине 13 и в зависимости от логического состояния этого сигнала на выходе селектора появляетсятактовый сигнал фе или з, усиленный помощности,Если в момент такта а на выходе селектора 9 появляется тактовый сигнал, тоблок 7 выборки заряжает емкость выбранной шины столбца и при наличии транзистора в пересечении выбранной нечетной шины строки и выбранной шины столбца сигнал от блока 7 выборки проходит на шину 6.Если на выходе селектора 9 сигнал появ 1 О ляется в момент действия такта ф (шинатактового сигнала 12), то заряд емкости шины столбца происходит в такте Рз и одновременно происходит заряд емкости выбранной четной шины строки от блока 3 выборки,При наличии транзистора в пересечениивыбранной четной шины строки и выбраннойшины столбца сигнал от блока 7 выборкипроходит на выходную шину 6.Емкости выбранных нечетной и четнойшин строк разряжаются блоками 2 и 3 вы 20 борки по окончании тактовых сигналов М иУ, соответственно. Емкость выбранной шиныстолбца разряжается блоком 7 выборки поокончании тактового сигнала е или25Формула изобретенияПостоянное запоминающее устройство,содержащее матричный накопитель, шиныстрок и столбцов которого подключены кзо выходам блоков выборки, а первые входыблоков выборки шин столбцов и нечетныхшин строк соединены с выходами соответствующих дешифраторов, адресные шины ишины тактовых сигналов, отличающееся тем,что, с целью упрощения устройства и повыЗ 5 шения его надежности, оно содержит ключевые элементы, выполненные на МДП-транзисторах, и селектор тактовых сигналов, причем сток каждого МДП-транзистора соединен с нечетной шиной строки, а исток сое 40 динен с первым входом блока выборки четной шины строки, первая шина тактовых сигналов соединена с первым входом селектораи входами дешифраторов, вторая шина тактовых сигналов соединен с затворами МДПтранзисторов ключевых элементов, со вто 45 рым входом селектора и со вторыми входами блоков выборки нечетных шин строк,третья шина тактовых сигналов соединенас третьим входом селектора и со вторымивходами блоков выборки четных шин строк,четвертый вход селектора соединен с адресной шиной, а выход селектора соединен совторыми входами блоков выборки шинстолбцов.Источники информации,принятые во внимание при экспертизе1. Микросхема К 505 РЕ 4 А, Б,бК 0,348.311 ТУ,2. Микросхема К 635 РЕ 1,бК 0,348,207 ТУ