Устройство для измерения достоверности передачи информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19) 01) 19 1)4 Н 04 В 3/46 ИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР В 422111,кл. Н 04 В 3/46, 1972.Авторское свидетельство СССР У 1113892, кл, Н 04 В 3/46, 1982. (54) УСТРОЙСТВО ДЛЯ ИЗ 11 ЕРЕНИЯ ДОСТОВЕРНОСТИ ПЕРЕДАЧИ ИНФОРМАЦИИ (57) Изобретение относится к электросвязи. Цель изобретения - расширение функциональных воэможностей путем учета проскальзываний. устр-во содержит г-р 1 тактовых импульсов, датчики 2 и 4 испытательных и эталонных сигналов, блок 3 тактовой синхронизации, блоки 5 и 6 задержки БЗ , блок 7 циклового фазирования (БЦФ ), блоки 8-11 контроля синхрониэма, эл-т ИЛИ 12, блок 13 совпадения, счетчик 14 проскальзываний, блок 15 сравнения, счетчик 16 ошибок, блок 7 отображения и контролируемый цифровой канал 18 связи. Для обнаружения проскальзываний БЗ 5 обеспечивает задержку принимаемого сигнала на тритактовых интервала, а БЗ 6 - задержку эталонного сигнала на пять тактов. При выпадении одного или двухдвоичных символов цикловое фазирование обнаруживает блок 8 или 9 контроля, а при вставке этих символовблок 10 или 11 контроля, При этомБЦФ 7 зарегистрирует сбой цикловойсинхронизации и его управлякпций сигнал поступает на блок 13 совпадения,на который подается также сигналчереэ эл-т ИЛИ 12 от одного из блоков 8 - 11 контроля, зарегистрировавших проскальзывание двоичных символов. Появление сигнала на выходеблока 13 совпадения указывает на то,что произошло проскальзывание и количество этих событий регистрируетсясчетчиком 14. 1 ил,10 Изобретение относится к электросвязи и может использоваться для контроля состояния аппаратуры и каналовпередачи дискретной информации в про 5цессе настройки, испытаний и эксплуатации.Цель из об ре тения - расширениефункциональных возможностей путемучета проскальзываний.На чертеже приведена структурнаяэлектрическая схема предлагаемогоустройства,Устройство для измерения достоверности передачи информации содержитгенератор 1 тактовых импульсов, датчик 2 испытательных сигналов, блок 3тактовой синхронизации, датчик 4 эталонных сигналов, состоящий из регистра 4-1 и блока 4-2 управления, первый 5 и второй 6 блоки задержки,блок 7 циклового фазирования, состоящий иэ анализатора 7-1 ошибок,анализатора 7-2 сбоя фазы и анализатора 7-3 синфазности, первый 8, второй 9, третий О и четвертый 11 блоки контроля синхронизма, каждый иэкоторых состоит из анализатора 8-1,9-1, 10-1. и 11-1 ошибок и анализатора 8-2, 9-2, 10-2 и 11-2 синфазности соответственно элемент ИЛИ 12,блок 13 совпадения, счетчик 14 проскальзываний, блок 15 сравнения, счет"чик 16 ошибок блок 17 отображения и35контролируемый цифровой канал 18 свяУстройство работает следующим образом.От датчика 2 испытательных сигналов поступает двоичная последовательность в контролируемый цифровой канал 18, откуда испытательная последовательность сигналов поступает навход блока 3 тактовой синхронизации,а также на вход первого блока 5 эадержки и на блок 15 сравнения.Блок 3 тактовой синхронизации осуществляет подстройку тактовой частоты, поступающей от местного генератора тактовых импульсов, по переднимфронтам двоичных сигналов из канала18.Датчик 4 эталонных сигналов выра .батывает такую же последовательностьдвоичных сигналов, как и датчик 2.фазирование по циклу датчиков 2 и 455осуществляется по сигналам управления, поступающим с блока 7 цикловогофазиронания на блок 4-2 управления,По сигналу управления "Сбой фазы"поступающему с анализатора 7-2, блок 4-2 управления подключает на вход приемной рекурренты регистра 4-1 информацию, получаемую иэ канала 18. После правильного заполнения приемной рекурренты информацией анализатор 7-3 синфаэности выдает на блок 4-2 управления сигнал,по которому рекуррентный регистр 4-1 замыкается 11 1на себя , после чего датчик 4 начинает работать автономно.Эталонная испытательная последовательность поступает на второй вход блока 15 сравнения и на второй блок 6 задержки, В блоке 15 сравнения принятая из канала 8 испытательная последовательность сравнивается поэлементно с эталонной испытательной последовательностью, При несовпадении элементов последовательностей на выходе блока 15 сравнения появляются импульсы ошибки, которые регистрируются счетчиком 16 ошибок. Для обнаружения проскальзываний первый блок 5 задержки обеспечивает задержку принимаемого сигнала на три тактовых интервала, а второй блок 6 задержки - задержку эталонного сигнала 1,2,3,4 и 5 тактов.Блок 7 циклового фазирования обеспечивает анализ установления синфаэности и анализ сбоя цикловой синхронизации по сигналам, задержанным натри такта.При выпадении одного или двух двоичных символов обнаруживает цикловое фазирование первый 8 или второй9 блок контроля синхрониэма, а привставке одного или двух символовтретий 1 О или четвертый 11 блок конт"роля синхронизма. При этом блок 7циклового фаэирования регистрируетсбой цикловой синхронизации и управляющий сигнал с выхода анализатора7-2 поступает на блок 13 совпадения,на второй вход которого поступаетсигнал через элемент ИЛИ 12 от одного из блоков 8-11 контроля синхрониэма, зарегистрировавших проскальзывание двоичных символов.Появление сигнала на выходе блока13 совпадения указывает на то, чтопроизошло проскальзывание, и количество этих событий регистрируется счетчиком 14,Заказ 4167/56 Тираж 660 Подписное ВНИИПИ Государственного комитета СССР по делам изобрегений и открытий 113035, Москва, Ж, Раушская наб д, 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 з 14формула изобретения Устройство для измерения достоверности передачи информации, содержащее блок циклового фазирования, счетчик ошибок, блок отображения и последовательно соединенные генератор тактовых импульсов и датчик испытательных сигналов, выход которого подключен к входу контролируемого цифрового канала связи, выход которого через последовательно соединенные блок тактовой синхронизации, второй вход которого соединен с выходом генератора тактовых импульсов, и датчик эталонных сигналов, второй вход которого соединен с первым выходом блока циклового фаэирования, подключен к первому входу блока сравнения, второй вход которого соединен с первым входом блока тактовой синхронизации, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей путем учета проскальзываний, введены первый и второй блоки задержки, первьй, второй, третий и четвертый блоки контроля синхронизма и последовательно соединенные элемент ИЛИ, блок совпадения и счетчик проскальзываний, при этом выходдатчика эталонных сигналов подключенк входу второго блока задержки, первый, второй, третий, четвертый ипятый выходы которого подключены кпервым входам соответственно первогои второго блоков контроля синхрониз О ма, блока циклового фазирования и стретьего и четвертого блоков контроля синхронизма, второй вход блокасравнения соединен с входом первогоблока задержки, выход которого под ключен к вторым входам первого, второго третьего и четвертого блоковконтроля синхронизма и блока циклового фазирования, второй выход которого подключен к третьему входу дат О чика эталонных сигналов и к второмувходу блока совпадения, выходы первого, второго, третьего и четвертого блоков контроля синхрониэма.подключены к соответствующим входам 25 элемента ИЛИ, а выход блока сравнения через счетчик ошибок" подключен кпервому входу блока отображения, второй вход которого соединен с выходомсчетчика проскальзываний.