Цифровой коррелятор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1416980
Авторы: Джус, Солдатенко, Чайковский
Текст
Изобретение относится к вычислительной технике и может быть использовано в системах автоматического управления и контроля.Цель изобретения - повышение точности цифрового коррелятора.На чертеже представлена схема цифрового коррелятора.Цифровой коррелятор содержит первый аналого в цифров преобразователь 1, первый регистр 2, первый блок 3 памяти, второй регистр 4, второй аналого-цифровой преобразователь 5, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, компаратор 7, 15 коммутатор 8, третий 9 и четвертый 10 регистры, генератор 11 тактовых импульсов, сумматор 12, второй блок 13 памяти, логический элемент И 14, блок 15 синхронизации, КБ-триггер 16, пер О вый 17 и второй 18 входы коррелятора, выход 19 коррелятора, с первого по тринадцатый выходы 20-32 блока 15 синхронизации и элемент ИИЛИ 33.Цифровой коррелятор работает следующим образом.На входы 17 и 18 устройства поступают сигналы Х(Г) и У(Г). Пройдя через аналого-цифровые преобразователи 1 и 5, их оцифрованные модульные зна чения, представленные в естественной форме, после хранения в соответствующих регистрах 2 и 4 и задержки в первом блоке 3 памяти поступают на входы компаратора 7 и коммутатора 8. Последние обеспечивают передачу меньшего .по модулю цифрового кода в третий регистр 9, а большего - в четвертый регистр 10 Такое распределение цифровых кодов по регистрам 9 и 10 фактически обеспечивает релейный метод вычисления оценки прямолиней тод вычисления оценки корреляционной функции, так как в дальнейшем все вычислительные операции проводятся только над одним, меньшим по модулю, цифровым кодом, находящимся в третьем регистре 9, Дополнительно к этому в корреляторе производится анализ двух старших разрядов модульного значения большего цифрового кода с целью полу О чения более высокой точности вычисления промежуточных произведений. Полученные таким образом модульные значения произведений поступают на вход сумматора 12, на знаковый вход которого с выхода элемента ИСКЛЮЧАЮ 31 ЕЕ ИЛИ 6 поступает знак произведения. В сумматоре 12 совместно с вторымблоком 13 памяти Формируется окончательная оценка корреляционной ФуйкцииИа 1 л Ку(КЬГ) -з 1 Яи Х 1 кз 1 Яи Ух-(к,) (1)1 У)1 2 приХ, кУ,у, где К(К ) - коэффициент, равный числу нулей (числу сдвигов) между запятой и первой значащей цифрой входного кода Х (У ); Ор) - коэффициент, учитывающий дополнительный сдвиг, который определяется из условия1 при ат(Ъ) = О ы(р) =О при а(Ъ) = 1, где а (Ът) - значение второго старшего разряда нормализованного входного кода Хк(У) Для организации синхронной раОоты отдельньгх блоков в цифровом корреляторе и вычисления оценки корреляционной Функции параллельно-последовательным способом в соответствии с выражением (1) используется блок 15 синхронизации. Работа цифрового коррелятора синхронизируется четырьмя последовательностями импульсов, вырабатываемых блоком 15. Формула изобретенияЦифровой коррелятор по авт, св. У 1251107, отличающийся тем, что, с целью повышения точности, в него введены КБ-триггер и элемент ИИЛИ, при этом К-вход КБ-триггера подключен к прямому выходу и-го разряда четвертого регистра, инверсный выход (и)-го разряда которого соединен с вторым входом элемента И 2 ИЛИ, третий и четвертый входы которого подключены к выходу генератора тактовых импульсов, инверсный выход и-го разряда четвертого регистра соединен с пятым входом элемента ИИЛИ, шестой вход которого подключен к прямому выходу КЯ-триггера, Б в вх которого соединен с десятым выходом блока синхронизации.1416980 Составитель Л.Григорьян-ЧтенцТехред Л.Олийнык Корректо ктор А.О е Заказ 40 б 5 1130 полиграфическое предприятие, г. Ужгород, ул, Проектна Производств Тираж 704 ИИПИ Государственного о делам изобретений Москва, Ж, Раушс
СмотретьЗаявка
4053501, 14.04.1986
ВОЕННАЯ ИНЖЕНЕРНАЯ РАДИОТЕХНИЧЕСКАЯ АКАДЕМИЯ ПРОТИВОВОЗДУШНОЙ ОБОРОНЫ ИМ. МАРШАЛА СОВЕТСКОГО СОЮЗА ГОВОРОВА Л. А
ДЖУС ВСЕВОЛОД САФОНОВИЧ, СОЛДАТЕНКО МИХАИЛ ВЛАДИМИРОВИЧ, ЧАЙКОВСКИЙ ЛЕОНИД ЛЕОНИДОВИЧ
МПК / Метки
МПК: G06F 17/15
Метки: коррелятор, цифровой
Опубликовано: 15.08.1988
Код ссылки
<a href="https://patents.su/3-1416980-cifrovojj-korrelyator.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой коррелятор</a>
Устройство для контроля блоков постоянной памяти
Номер патента: 868843
Опубликовано: 30.09.1981
Авторы: Автономов, Дроздов, Дятлов, Мамонов
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...вход .которого подключен к выходу переполнения счетчика 8. Входсброса триггера 9 соединен ео входомсброса анализатора 15 и с одним из выводов ключа 16, другой вывод которого соединен с шиной 5 нулевого потенциала. Прямой выход триггера 9 и выход переполнения счетчика 10 соединены со входами элемента ИЛИ-НЕ 11, выход которого соединен с управляющимвходом генератора 1. Анализатор 15представляет собой сдвигающий регистр 10с линейными обратными связями черезсумматор по модулю два, к выходам которого через дешифраторы присоединены алфавитно-цифровые индикаторы (непоказаны). Тактовым и сбросовым входами сигнатурного анализатора являются соответственно тактовый и сбросовый вход сдвигающего регистра, аинформационным входом - дополнительный...
Устройство для электрического программирования блоков постоянной памяти
Номер патента: 955205
Опубликовано: 30.08.1982
МПК: G11C 17/00
Метки: блоков, памяти, постоянной, программирования, электрического
...для сигнала стробирования.устройство работает в двух режимах занесения информации и контроля.Режим занесения информации. По команде "Пуск" блок 1 (фиг. 1) выра- батывает командный сигнал, синхронный с тактовой частотой, поступайшей на вход 15 (фиг. 1 и фиг. 2). Первый командный сигнал не проходит на вход блока. 2 (фиг, 1), что соответствует сохранению исходного состояния. Код из блока 2 дешифруется и поступает на входы ключей 5 элемента И-ИЛИ 8 и датчика 11. Наличие сигнала на первом выходе блока 2 соответствует выбору соответствующего разряда блока б памяти. На входы элемента И-ИЛИ 8 поступают сигналы с выходов блока 9. Совпадение сигналов в элементе И-ИЛИ 8, поступающих с выходов блока 2 и блока 9, соответствует наличию...
Устройство для контроля блоков постоянной памяти
Номер патента: 1049984
Опубликовано: 23.10.1983
Авторы: Кузнецова, Лукьянович
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...на входы .третьего 13 и первого информационного регистра четвертого 14 коммутаторов. С помощью первый выходк третьему входу вто- команд отдешифратора 4, дешифрируюрого коммутатора, а второй выход - щего команды от ЦВМ сигналы ср ьему входу блока управлений, 10 дов коммутаторов 13 и 14 последовавторой информационный регистр, пер- тельно поступают на входы первого вый выход которого соединен с вторым накопителя 11, где хранятся адреса, входом блока сравнения, а второй вы- и второго накопителя 12, вде хра- . ход в . с четвертым входом второго ком- нится числовая информация. Выбор адмутатора, счетчик адреса, первый вход 15 реса записи в накопители 11 и 12 прокоторого подключен к третьему выходу изводится сигналами, поступающими блока...
Устройство для программирования блоков постоянной памяти
Номер патента: 1418814
Опубликовано: 23.08.1988
МПК: G11C 17/00
Метки: блоков, памяти, постоянной, программирования
...и анализ очередного раз" ряда кода, считанного иэ блока 2 памяти. Если анализируемый разряд кода равен логической, то производится запуск формирователей программирующих импульсов блока 3, Амплитуда программирующих импульсов контролируется с помощью ЛЦП 5 и блока 10 сравнения. Если разрядность АЦП 5 равна 1 то число разрядов, хранимых в блоке 8 памяти слов, составляет 21. (нижняя и верхняя границыпо каждому контролируемому параметру). После окончания программирущцего импульса сигнал с Выхода преобраэова. теля 6 длительнос 1 и импульсов в напряжение через коммутатср 7 поступает на вход АЦП 5, Во:." че го результат50 з 14881 на выходе АЦП 5 сравнивается с содержимым блока 8 памяти с помощью блока 10 сравнения. Указанные действия...
Устройство для контроля перепрограммируемых блоков постоянной памяти
Номер патента: 1547034
Опубликовано: 28.02.1990
Авторы: Мухопад, Скосырский
МПК: G11C 29/00
Метки: блоков, памяти, перепрограммируемых, постоянной
...записаны в блоке 10 вприоритетном порядке в количестве,определяемом числом сочетаний минимально допустимого количества годных.разрядов из общего количества. Порядок контрольного считывания не отличается от вышеописанного и переходк следующему эталону происходит попервому положительному результату.Если все разрядные комбинации далиотрицательный результат, то блок 6забраковывается.Запись информации с эталона шахматного кода блока 4 в блок 6 и контрольное считывание происходит в порядке, описанном выше с тем отличием,что если на диагональной комбинацииопределены либо адресные, либо разрядные комбинации, то при тестирова-.нии шахматным кодом они йе допускаются, т.е. блок 6 может иметь тольконе менее 1/2 годной емкости запоминающей...
Предыдущий патент: Устройство для определения объема выборки параметров контроля
Следующий патент: Устройство для реализации быстрых преобразований
Случайный патент: Водопонизительная иглофильтровая установка