Линейный интерполятор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ОПИСАНИЕ ИЗОБРЕТ 21) 22) 46)(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для графическго построения отрезков прямых с положительными приращениями. При этомповышается быстродействие интерполятора за счет уменьшения коэффициентов деления делителей 4, 5 частоты вчисло раз, равное наибольшему общемуделителю заданных приращений 6 Х иЬУ. Интерполятор содержит блок 2 пка-останова, генератор 3 импульсов,счетчики 6, 7, триггер 8, элементыИ 9 - 11, блок 1 нормализации, 1 ил. л. В 30сударственный униУльянова-Ленинаи Р,А. Корнилов8) етельство СССРВ 19/18, 1976,ельство СССРР 15/353, 1984 ус У ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ50 55 Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в графических терминальных устройствах для построенияотрезков прямых с приращениями ЬХОи ЬУ )О.Цель изобретения - повышение быстродействия интерполятора,На чертеже приведена функциональная схема линейного интерполятора,Линейный интерполятор содержитблок 1 нормализации, блок 2 пускаостанова, генератор 3 импульсов, де"лители 4, 5 частоты, счетчики 6, 7,триггер 8, элементы И 9 - 11.Блок 1 нормализации, осуществляющий нормализацию двоичных кодов приращений 6 Х, ЬУ путем одновременногосдвига этих кодов вправо до тех пор,пока хотя бы один младший разряд небудет единичным, может быть реализован, например, на сдвиговых регистрах 12, 13, к выходам младших разрядов которых подключены входы элемента ИЛИ 14, выход которого через элемент НЕ 15 подключен к входам элемента 2 И-ИЛИ 16 и к выходу признакаготовности блока 1 нормализации, выход элемента 2 И"ИЛИ 16 через элемент17 задержки подключен к одному извходов элемента 2 И"ИЛИ 16 и к входам .управления сдвигом регистров 12, 13,другой вход элемента 2 И-ИЛИ 16 черезэлемент 18 задержки подключен к входам записи регистров 12, 13 и к входу занесения данных блока 1 нормализации. Блок 2, осуществляющий управление генератором 3 импульсов, может быть реализован, например, на счетчиках 19, 20 и элементе И-НЕ 2 1.Делитель 4 частоты может быть выполнен, например, на мультиплексоре 22, схеме 23 сравнения и счетчике 24, аналогично делитель 5 " на мультиплексоре 25, схеме 26 сравнения и счетчике 27.Интерполятор работает следующим образом.Перед началом интерполяции счетчики 24, 27 делителей частоты 4, 5, счетчики 19,20 блока 2 установлены в нулевое состояние, а на входах задания приращений вьк.тавлены двоичные коды ЬХ О, ЬУ ) О, Импульс, приходящий на вход запуска 2 интерполятора, устанавливает в нулевое состояние счетчики б 7, триггер 8 и произ- ФФ водит запись информации в сдвиговыерегистры 12, 13 блока 1. Если младшие разряды Х и ЪУ нулевые, то единичный потенциал с выхода элементаНЕ 15 разрешает прохождение импульса 5 10 15 20 25 30 35 40 45 запуска интерполятора, задержанного на элементе 18 задержки, через элемент 2 И-ИЛИ 16 на входы управления сдвигом регистров 12, 13. Информация сдвигается на один разряд вправо. Если вновь младшие разряды регистров12, 13 нулевые, то импульс с выходаэлемента 2 И"ИЛИ 16, задержанный наэлементе 17 задержки, вновь поступа"ет на входы управления сдвигом регистров 12, 13. Информация сдвигается еноте на один разряд вправо. Этопродолжается, пока по крайней мереодин из младших разрядов регистров12, 13 не.будет единичным. В этомслучае на выходе элемента ИЛИ 14 устанавливается единичный потенциал, ана выходе элемента НЕ 15 " нулевой,который запрещает прохождение импуль" сов через элемент 2 И-ИЛИ 16, Таким образом, осуществляется преобразование кодов приращений 6 Х, ЬУ в нормализованные коды ЬХ, ЬУ путем деления кодов ЬХ, Ь 7 на наибольший общий делитель К, кратный степени 2: К, = 2",что приводит к повышению быстродействия интерполятора на начальном этапе, Изменение состояния выхода элемента БИ 14 из "О" в " 1", поступающее на входы записи информации счетчиков 19, 20 блока 2, заносит коды ЬХ, йУ в счетчики 19, 20, что приводит к появлению единичного потенциала на выходе элемента И-НЕ 21, который запускает генератор 3 импульсов, Импульсы с выхода генератора 3 поступают на тактовые входы делителей частоты 4, 5, при этом единичный потенциал с инверсного выхода триггера 8, поступающий на управляюшие входы мультиплексоров 22, 25, разрешает прохождение на входы схем сравнения 23, 261кодов йХ, ЬУ с выходов блока 1.1При совпадении кодов ЬХ или ЬУ с кодами на выходах счетчиков 24 или 27 на выходе схемы 23 или 26 сравнения появляется импульс, который устанавливает соответствующий счетчик в нулевое состояние и поступает на выход соответствующего делителя частоты, Таким образом, на первом этапе на выходы Х 1 интерполятора поступаФют импульсы с частотами ГйУ и 2/ЬХ314169 где Г - частота следования импульсов с генератора 3.Единичный потенциал с инверсного выхода триггера 8 разрешает прохож 5 дение импульсов с выходов делителей 4, 5 частоты через элементы И 9, 10 на счетные входы счетчиков 6, 7, которые осуществляют подсчет импульсов с делителей частоты 4, 5. Если коды 101ЬХ и ЬУ имеют наибольший общий делитель К , то и-й импульс с выхода делителя 5 частоты и ш-й импульс с выхода делителя 4 частоты совпадут по времени, где и = ЬХ /Кгф ш =Ь В.15 При этом на выходе элемента И 11 формируется импульс, устанавливающцй триггер 8 в единичное состояние. Ну" левой потенциал с инверсного выхода триггера 8 запрещает дальнейшее прохождение импульсов с выходов делителей 4, 5 частоты через элементы И 9, 10 на счетные входы счетчиков 6, 7 и разрешает прохождение на входы схем 23, 26 сравнения кодов с выходов счетчиков 6, 7 через мультиплексоры 22, 25. Таким образом, теперь частоты следования импульсов, поступающих на выходные шины Х, У интерполятора, равны й К /ЬУ и ГК /ЬХ , т.е. 30 быстродействие интерполятора на втором этапе возрастает в К раз.Импульсы с выходов приращений интерполятора поступают на счетные входы счетчиков 19, 20 блока 1, работающих на вычитание. При обнулении счет. чиков 19, 20 на выходе элемента И-НЕ 21 формируется нулевой потенциал, который останавливает работу генератора 3 импульсов. На этом интерполяция завершаетсяФормула изобретенияЛинейный интерполятор, содержащий генератор импульсов, два делителя частоты, блок пуска-останова, триггер и три элемента И, входы задания приращений первой и второй координат ин-терполятора соединены с первым и вторым входами задания режима блока пуска-останова выход которого соединен1 40с входом запуска генератора импульсов, выход которого соединен с тактовыми входами первого и второго делителей частоты, выход триггера соединен с первыми входами первого и второго элементов И, вторые входы которых соединены с выходами первого и второго делителей частоты соответственно, выход первого делителя часто ты соединен с первым входом третьего элемента И, выход которого соединен с входом установки триггера, вход сброса которого соединен с входом запуска интерполятора, выходы приращений первой и второй координат которого подключены к первому и второму входам признаков срабатывания блока пуска-останова, о т л и ч а ю щ и й " с я тем, что, с целью повышения быстродействия, в него введены два счетчика и блок нормализации, первый и второй информационные входы которого соединены с первым и вторым вхо-. дами задания приращений первой и второй координат соответственно, выходы первого и второго нормализованных чисел блока нормализации соединены с первыми входами установки коэффициента деления первого и второго делителей частоты соответственно, вторые входы установки коэффициента деления соединены с выходами первого и второго счетчиков соответственно, счетные входы которых соединены с выходами второго и первого элементов И соответственно, вход запуска интерполятора соединен с входами сброса первого и второго счетчиков и с входом занесения данных блока нормализации, выход признака готености которого соединен с входом занесения признака режима блока пуска"останова, выходы первого и второго делителей частоты соединены с выходами приращений первой и второй координат интериолятора, выход второго делителя частоты соединен с вторым входом третьего элемента И, выход триггера соединен с входом управления мультиплексированием коэффициентов деления первого и второго делителей частоты.