Линейный интерполятор

(51 4 С 05 В 19/415 ПИСАНИЕ ИЗОБРЕТЕН СВИДЕТЕЛЬСТВ АВТО рственный унова-Ленина(54) линейный интеРп (57) Изобретение отн тике и вычислительно ЛЯТОР ится к автоматехнике и моЭйаефеЬ Арственный комитет ссс ЛАМ ИЗОБРЕТЕНИЙ И ОТКР(56) Авторское свидетУ 551611, кл. С 05 ВАвторское свидетел9 1249537, кл. С 06 Р жет быть использовано для графического построения прямых с положительнымиприращениями. При этом повышается точность интерполяции эа счет уменьшениякоординатных и угловых погрешностейинтерполяции и более равномерного размещения нерегулярностей, вносимых интерполяцией, по длине интерполируемого отрезка. Интерполятор содержитблок 1 пуска-останова, генератор 2импульсов, фазосдвнгатель 3, делители4 и 5 частоты, триггеры 6-9, элемент1 О задержки, элемент 2 И-ИЛИ, элементыИ 12, 13, элементы ИЛИ 14, 15, блок16 сортировки и сдвига. 1 ил.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано н графических терминальных устройствах для построенияотрезков прямых с приращениямидХ 0 и дУ.О.Цель изобретения - повышение точности интерполяции.На чертеже приведена функциональ- Оная схема интерполятора,Интерполятоо содержит блок 1 пуска-останова, генератор 2 импульсов,фазосдвигатель 3, делители 4 и 5частоты, триггеры 6-9, элемент 10 5задержки, элемент 2-ИЛИ 11, элементы И 12 и 13, элементы ИЛИ 14 и 15,блок 16 сортировки и сдвига чисел.Блок 6 содержит дна мультиплексора 17-1 и 7-2 и схему 18 сравнения.Блок 1 содержит счетчики 19 и 20и элемент Й-НЕ 21.Целители 4 и 5 содержат соответственно мультиплексоры 22 и 23, схемы 2524 и 25 сравнения и счетчики 26 и 27.фазосдвигагель 3 содержит элемент28 задержки, элемент НЕ 29 и дна элемента 2 И-ИЛИ 30 и 31,Линейный интерполятор работаетследующим образомПеред началом интерполяции счетчики 26 и 27 делителей 4 и 5, счетчики19 и 20 блока 1 и триггеры 8 и 9установлены в нулевое состояние, ана входы задания приращений выставлены двоичные коды д Х ) О, дУ О.На выходе схемы 18 сравнения формируется единичный потенциал при условиидХ Д У и нуленои в противном слу 40чае. Если на выходе схемы 8 единичный потенциал, то на выходах мультиплексора 7-1 выставлен кодЬХ/2,на выходах мультиплексора 17-2 - коддХ и н фазосдвигателе 3 разрешено про"45хождение импульсов с генератора 2через элемент 2 И-ИЛИ 31, а импульсовс элемента 28 задержки - через элемент 2 И-ИЛИ 30. В противном случаена выходах мультиплексора 17- коддУ, на выходах мультиплексора 17 -кодйУ/2 и н фазосдвигателе 3 разрешено прохождение импульсов с генератора 2 через элемент 2 И-ИЛИ 30,а задержанных импульсов - через эле 55мент 2 И-ИЛИ 31.Импульс, проходящий по входу 7,запуска устройства, заносит коды Ь Х,ЬУ в счетчики 19 и 20 блока 1 и уотинен".инаят триггеры 6 и 7 н нулевое состояние, Нулевые поз енциалы с выходов триггеров 6 и 7 подключают к входам схем 24 и 25 сравнения делителей 4 и 5 частоты коды, поданные на вторые группы информационных нходов мультиплексоров 22 и 23, связанные с выходами блока 16, Занесение не нулевых кодов приращений в счетчики 9 и 20 блока 1 приводит к Формированию единичного потенциала на ныходе элемента И-НЕ 21, который запускает генератор 2 импульсов, На тактовые входы делителей 4 и 5 частоты через Фазосдвигатель 3 начинают поступать серии импульсов с частотой Г, сдвинутые по фазе на половину периода. Первым формируется импульс с делителя частоты, на который подан код а Х/21 илидУ/2, этим определяется необходимый сдвиг фаз между выходными импульсными последовательностями, Этот импульс устанавливает триггер 6 или 7 и единичное состояние, что приводит к подключению к входам схемы 24 или 25 сравнения соответствующего делителя 4 или 5 кода приращения ЬУ или дХ и сбрасывает счетчик 26 или 27 делителя в нулевое состояние. Этот же импульс задним фронтом устанавливает в единичное состояние триггер 8 или 9, Если следующий по времени импульс формируется тем же делителем частоты, то он проходит через элемент И 12 или 3 и элемент ИЛИ 14 или 15, формируя импульс продвижения на соответствующем выходе интерполятора. Состояние триггеров 8 и 9 при этом не изменяется,В противном случае следующий импульс проходит через элемент 2 И-ИЛИ 1 и оба элемента ИЛИ 14 и 15, формируя импульсы проднижения на обоих выходах устройства одновременно, что приводит к диагональному перемещению исполнительного механизма (пишущего элемента), Импульс с выхода элемента 2 И-ИЛИ 11, задержанный на элементе 10 задержки, задним фронтом устанавливает триггеры 8 и 9 в нулевое состояние. Таким образом происходит сглаживание двух последонательньх перемещений по разным координатам одним диагональным перемещением.Следующий после "сглаживания" импульс с делителя частоты задним Фронтом нновь устанавливает один из триггеров 8, 9 в единичное состояние, и1 о 78 Составитель А,ушаковТехред М.Ходанич Корректор Г.Решетник Редактор С. Пекарь Заказ 2269/46 Тираж 866 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5ФПроизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 дальнеппая работа устройства налогична описанной по тех пор, и;ка небудут обработаны приращения Ь Х,Импульсы с выходов Х, У устройствапоступают на входы блока 1, где вычитаются из содержимого счетчиков 19и 20, При обнулении счетчиков 9 и20 на выходе элемента ИЕ 21 устанавливается нулевой потенциал, который прекращает работу генератора 2импульсов. Па этом интерполяция завершается,Качество интерполяции предлагаемым устройством повышается за счет 12уменьшения координатных погрешностейинтерполяции, уменьшения угловых погрешностей интерполяции, а также однотипности и более равномерного размещения нерегулярностей, вносимых 20интерполяцией, по длине интерполируемого отрезка. Ф о р м у л а и з о б р е т е н и я22 Линейный интерполятор, содержащий генератор импульсов, два делителя частоты, блок пуска-останова, три триггера, два элемента И, элемент 2 И-ИЛИ, два элемента ИЛИ, входы задания прира.щений первой и второй координат интерполятора соединены с первым и вторым входами задания режима блока пуска-останова и с первыми входами установки коэффициента деления первого и32 второго делителеи частоты соответственно, выходы которых соединены с первыми входами первого и второго элементов И, выходы первого и второго триггеров подключены к первым входам 40 первого и второго элементов И элемента 2 И-ИЛИ, выход элемента 2 И-ИЛИ соединен с первым входом первого элемента ИЛИ, вход запуска интерполятора подключен к входу занесения признака 42 режима блока пуска-останова, выход которого соединен с входом запуска генератора импульсов, выходы прира 811щений первой и второй координат которого подключены к первому и второму входам признаков срабатывания блока пуска-останова, входы сброса первого и второго триггеров объединены, о т - ф л и ч з ю щ и й с я тем, что, с целью говьшения точности интерполяции, и него введены блок сортировки и сдвига чисел, четвертьг 1 триггер, фазослвигатель и элемент задержки, входы задания приращений первой и второй координат интерполятора соедииены с первым и вторым информапиопнымн.входами блока сортировки и сдвига чисел, первый и второй выходы которого соединены с вторыми входами установки коэффициента деления первого и второго делителей частоты, тактовые входы которых соедичены с первым и вторым выходами фазосдвигателя, тактовый и управляющий входы которого соединены с выходом генератора импульсов и вь 1 ходом признака сравнения блока сортировки и сдвига чисел, выходы первого и второго делителей частоты подключены к входам установки первого и второго триггеров соответственно и к вторым входам второго и первого элементов И элемента 2 И-ИЛИ, выход элемента 2 И-И;1 И подключен к первому входу второго элемента ИЛИ и через элемент задержки - к объединенным входам сброса первого и второго триггеров, выходы которых подключены к вторым входам первого и второго элементов И соответственно, выходы которых подключены к вторым входам первого и второго элементов ИЛИ, выходы которых соединены с выходами приращений первой и второй координат интерполятора, вход запуска которого соединен с входами сброса третьего и четвертого триггеров, входы установки и выходы которых соединены с выходами и входами управления мультиплексированием коэффициентов деления первого и второго делителей частоты.