Умножитель частоты

(088;8)свидетельствН 03 В 19/00видетельствоН 03 В 19/00,ав ре 16 и 17 ня записиписи РИ Г вцхяется устано14 и процесс СССР03.06.8ССР3.07,75 Установка осуществляется(54) (57) регистр 7 иизмерения. ко постурезул ется в С 3. Ко С 3 пои ируна 5.рыи, фи е вых-рыйствл с помощью ет накопл пре е и к ся ниемходенныйумнож ю эф. д клов Г выход родей с ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ ИОТКРЫТИЙ ТОРСКОМУ СВИДЕТЕЛЬСТ УМНОЖИТЕЛЪ ЧАСТОТЫИзобретение относится к ради технике и связи. Цель изобретения повьппение быстродействия,Устр-во держит ЦАП 1, управляемый г-р 5,д литель 13 частоты, счетчики 14 и 1 Введены сумматоры (С) 2-4, регист 6-9 памяти, эл-ты 1 О и 11 задержк опорный г-р 12, формирователи 16 17 импульсов, инвертор 18. ЦАП 1 образует двоичный код, поступающи с С 2, в напряжение, к-рое подает на управляющий вход г-ра 5, Перио сигнала г-ра 5 Ги входного сигнала Гизменяются с помощь соответственно счетчиков 14 и 15, чем на счетный вход счетчика 14 п тупают импульсы с частотой г-ра 1 а на вход счетчика 15 - с частото в К раз меньше, где К - коэф. дел ния делителя 13. Резу ния (РИ) периодов Гвписываются соответств 6 и 7 по импульсам с 16. Эл-ты 10 и 11 осдержку импульсов с фвремя, необходимое дл гистр б и 7. После за в регистр 6 осуществл ка в "ноль счетчикаизмерения повторяется в "ноль" счетчика 15 после записи РИ Г в возобновляется процесРИ Гв виде двоично пает йа 1-е входы С 2тат измерения Гвых ининверторе 18 и поступразности РИ Г вх и Гдается на вход С 4, к регистров 8 и 9 осущение кода разности пос ректировки, вызваннои измене частот Г х и/или Г ы, На в . 2 образуется скорректирова код вхоцной частоты, Коэф. ния определяется значением к ления делителя 13. Частота ц корректировки соответствует что обеспечивает высокое быс вие. 1 ил.l 10 15 го 25 30 35 40 45 50 55 Изобретение относится к радиотехнике и связи и может быть использовано в измерительной технике в уст ройствах преобразования. частоты,Цель изобретения - повышение быстродействия.На чертеже представлена структурная электрическая схема умножителя частоты.Умножитель частоты содержит цифроаналоговой 1, преобразователь 1, первый, второй и третий сумматоры 2 4, управляемый генератор 5, первый, второй, третий и четвертый регистры 6 - 9 памяти, первый и второй элемент 10 и 11 задержки, опорный генератор 12, делитель 13 частоты, первый и вторбй счетчики 14 и 15, первый и второй формирователи 16 и 17 импульсов и инвертор 18.Умножитель частоты работает следующим образом.Цифроаналоговой преобразователь 1 преобразует двоичный код, поступающий с выхода первого сумматора 2, в напряжение, которое подается на управляющий вход управляемого генератора 5. Периоды сигнала управляемого генератора 5 Р ых и входного сигнала Р . изменяются с помощьюихсоответственно первого и второго счет. чиков 14 и 15, причем на счетный вход первого счетчика 14 поступают импульсы с частотой опорного генератора 12, а на счетный вход второго счетчика 15 поступают импульсы с частотой в К раз меньше, где К - коэффициент деления делителя 13. Результаты периодов .Р ы и Р х перепи"выхсываются соответственно в первый и второй регистры 6,7 по импульсам с выходов соответственно второго и первого формирователей 17 и 16.Элементы 10 и 11 осущесувляют задержку импульсов с выходов первого и второго формирователей 16 и 17 на время, необходимое для записи информации в первый и второй регистры 6,7;После записи результатов измерения периода Р х в первый регистр 6 осуществляется установка в "ноль" первого счетчика 14 и процесс измерения периода Р,ы повторяется. Установка в "ноль" второго счетчика 15 осуществляется после записи результатов измерения периода Рво второй регистр 7 и возобновляется процесс измерения периода Р , Результат измерения периода Рв виде двоичного кода поступает на первые входыпервого и второго сумматоров 2,3,а результат измерения периода Рныхинвертируется на инверторе 18 и поступает на второй вход второго сумматора 3. Код разности результатов измерения Ри Рых с выхода второго сумматора 3 подается на первыйвход третьего сумматора 4, которыйс помощью третьего и четвертого регистров 8,9 осуществляет накоплениекода разности после каждой корректировки, вызванной изменением частотР и/или Рцы, . Полученный результат поступает с выхода третьего регистра 8 на второй вход первогосумматора 2. Таким образом на выходепервого сумматора 2 образуется скорректированный код входной частоты.Коэффициент умножения определяетсязначением коэффициента деления делителя 13.Частота циклов корректировкисоответствует Р что обеспечивает высокое быстродействие, Цифровоеуправление, основанное на принципестатического сравнения параллельныхкодов частот, защищает умножительчастоты от перерегулировок при рез- .ких изменениях частоты входного сигнала,Формула изобретенияУмножитель частоты, содержащий последовательно соединенные цифроаналоговый преобразователь и управляемый генератор, делитель частоты и первый счетчик, о т л и ч а ю щ и йс я тем,что,с целью повышения быстродействия,введены второй счетчик, первый, второй, третий и четвертый регистры памяти, первый, второй и третий сумматоры, первый и второй элементы задержки, первый и второй формирователи импульсов, инвертор и опорный генератор, выход которогосоединен с входом делителя частотыи счетным выходом первого счетчика,выход делителя частоты соединен сосчетным входом второго счетчика,установочный вход которого соединенс выходом первого элемента, выходыпервого и второго счетчиков соединены с информационными входами соответственно первого и второго регистров памяти, первые входы первого и второго сумматоров объединеныЗаказ 1419/51 Тираж 928 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г.ужгород,ул.Проектная,4 и соединены с выходом второго регистра памяти, вход записи которого объединен с входом первого элемента задержки и соединен с выходом пер 5 ного формирователя импульсов, второй вход второго сумматора соединен с выходом инвертора,вход инвертора соединен с выходом первого регистра памяти, вход записи которого объединен с входом записи третьего регистра памяти, с входом второго элемента задержки и соединен с выходом второго формирователя импульсов, выход второго сумматора соединен с 15 первым входом третьего сумматора, выход которого соединен с информационным входом третьего регистра памяти, выход третьего регистра памятисоединен с вторым входом первого сумматора и с информационным входом четвертого регистра памяти, выход которого соединен с вторым входом третьего сумматора, вход записи четвертого регистра памяти объединен с установочным входом первого счетчика и соединен с выходом второго элемента задержки, выход первого сумматора соединен с входом цифроаналогового преобразователя, выход управляемого генератора соединен с входом второго формирователя импуль-. сов.