Квазиинвариантный финитный регулятор с переменной структурой

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 13 А 1 9) 4 б 05 В 13/О ОПИСАНИЕ ИЗОБРЕТЕНИМ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Научно-исследовательский и проектный институт по комплексной автоматизации нефтяной и химической промышленности(56) Сю Д., Мейер А, Современная теория автоматического управления и ее применение. М.: Машиностроение, 1972, с. 80рис. 4,6.Авторское свидетельство СССР1171754, кл. 6 05 В 13/02, 1985.(54) КВАЗИИ НВАРИАНТНЫЙ ФИ НИТНЫЙ РЕГУЛЯТОР С ПЕРЕМЕ ННОЙ СТРУКТУРОЙ(57) Изобретение относится к технике автоматического управления линейными дина-, мическими объектами, подвергающимися воздействию скачкообразных возмущений, и может быть использовано в системах управления летательными аппаратами и различными технологическими процессами. Цель изобретения - расширение функциональных возможностей регулятора при действии на систему скачкообразных возмущений достигается тем, что введенный узел непрерывно-дискретного интегрирования позволяет после некоторого конечного момента времени достичь инвариантности к внешним возмущениям. 1 ил.1385123 1Изобретение относится к автоматическому управлению линейными динамическимиобъектами, подвергающимися воздействиюскачкообразных возмущений, и может бытьиспользовано в системах управления летательными аппаратами и различными технологическими процессами.Цель изобретения - расширение функциональных возможностей регулятора придействии скачкообразных возмущений.На чертеже представлена блок-схемапредлагаемого регулятора.Регулятор содержит элемент 1 сравнения,усилитель 2, первый узел 3 памяти, состоящий из второго ключа 4 и первого элемента5 памяти, инвертор 6, первый ключ 7, второйсумматор 8, дифференциатор 9, блок 10 формирования функции переключения, реле 11,узел 12 непрерывно-дискретного интегрирования, первый сумматор 13, второй узел 14памяти, третий ключ 15, второй элемент 16памяти, третий узел 17 памяти, четвертый 20ключ 18, третий элемент 19 памяти.В рассматриваемом случае использования регулятора объектом управления является двойной интегратор, описываемый выражением.25х 1= хгхг = к.1+ г 1где х - сигнал ошибки;1.1 - управляющее воздействие,Р= сопМэквивалентное возмущение, вызванное в общем случае действием задания и возмущения по нагрузке.Регулятор работает по следующему алгоритму:ах 1+ а Х х 1,(п); при Ч+= 1М=2,3,4,"- ахи+а Х х 1,(п)=сопз 1, при Ч=1где а) - коэффйхциент усиления регулятора;х, - значение сигнала ошибки в момент изменения значка Ч=з 1 дпРот Ч= +1 на Ч= - 1, 40хь(п) - значение сигнала ошибки в момент изменения значка Ч=здпРот Ч= - 1 на Ч= +1 в и-м изменении - такте;Р= Бх, а= хх+ Схх, С= х(2 аК.При оптимальной ст ойке угловогокоэффициента С= 2 АК в системах спредложенным регулятором за Х(3 тактадостигается инвариантность к внешним возмущениям. Компенсация возмущений достии 50гается членом .)= а Х х 1,(п). Регулятор работает следующим образом.На выходе элемента 1 сравнения на основании поступающей с объекта информамии ч и задания я формируется сигнал 55 ошибки х, = д - р, который подается на вход усилителя 2, На выходе последнего формируется сигнал управления ах 1, который подается на ключ 4 узла 3 памяти и на пер. вый вход сумматора 13. Узел памяти работает следующим образом. При командном сигнале Ч= +1 ключ 4 находится в нормально замкнутом положении д, При этом узел памяти работает как повторитель и входной сигнал ах без изменения проходит на выход элемента 5 памяти. При Ч= - 1 ключ 4 переходит в положение 6 и вход элемента 5 памяти блокируется, При этом узел памяти работает в режиме запоминания и на выходе элемента памяти 5 формируется постоянный сигнал ах 1 соответствующий значению входного сигнала ах в момент размыкания ключа 4. Выход узла 3 памяти через инвертор 6 напрямую соединен соответственно с сигнальными входами б и а коммутатора. При командном сигнале Ч= +1 ключ коммутатора находится в нормально замкнутом положении а, а при Ч= - 1 переходит в положение б. Выходной сигнал с коммутатора подается на второй вход сумматора 8, выход которого является выходом регулятора.Таким образом, статическая составляющая управляющего сигнала регулятора формируется по алгоритму ах при Ч= +1,1-с - ах,= сопз при Ч= - 1 В блоке 1 О формирования функции переключения на основании поступающей с элемента 1 сравнения информации х и с дифференциатора 9 - хг формируется сигнал переключения Р=Ьь который подается на вход реле 11, выходной сигнал которого Ч=з 1 дпР. Командный сигнал Ч одновременно подается на управляющие входы уз. лов 3, 14, 17 памяти для управления ключами 4, 15 и 18 и на управляющий вход коммутатора.Компенсация возмущений осуществляется узлом 12 непрерывно-дискретного интегрирования, состоящим из последовательно соединенных сумматора 13 и узлов 14 и 17 памяти, образующих узел задержки на такт. Выходной сигнал узла 17 памяти в качестве положительной обратной связи подается на второй вход сумматора 13, а также на первый вход сумматора 8. Первый вход сумматора 13 подключен к выходу усилителя. При Ч= +1 ключи 15 и 18 находятся в нормально замкнутом положении а, а при Ч= - 1 переходят в положение б,Узел 12 производит суммирование величины ах 1 только в моменты перехода изображающей точки из области с Ч= - 1 в область с Ч= +1 и обеспечивает компенсацию возмущения,При использовании регулятора в системах управления с консервативными объектами Тф+ р= К 1 и объектами типа интегратор с замедлением Тф+ ф= К оптимальное зна1385123 формула изобретения Составитель А. ЛащевРедактор Л. Повхан Техред И. Верес Корректор Л. ПатайЗаказ 1122/46 Тираж 866 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 3чение углового коэффициента определяетсясоответственно из выраженийт г 2 ак - 1 - с= Ои11(С ) Таким образом, при несложной конструкции (регулятор имеет всего два настроечных параметра а и С) предлагаемое устройство позволяет компенсировать скачкообразное изменение возмущений и привести систему в заданное положение за конечное время. Квазиинвариантный финитный регулятор с переменной структурой, содержащий инвертор, первый ключ, последовательно соединенные элемент сравнения, усилитель, второй ключ, первый элемент памяти, последовательно- соединенные дифференциатор, блок формирования функции переключения и реле, подключенное выходом к управляющим входам первого и второго ключей, первый и второй входы элемента сравнения подключены соответственно к выходу объекта и выходу задатчика, а выход - к входу дифференциатора и к второму входу блока формирования функции переключения, отличающийся тем, что, с целью расширения функциональных возможностей регулятора при действии скачкообразных возмущений, в него введены последовательно 10 соединенные первый сумматор, третий ключ,второй элемент памяти, четвертый ключ, третий элемент памяти и второй сумматор, первый и второй входы первого сумматора подключены соответственно к выходу уси лителя и выходу третьего элемента памяти,первый и второй информационные входы и выход первого ключа подключены соответственно к выходу первого элемента памяти, к выходу инвертора и второму входу второго сумматора, выход которого является 20 выходом регулятора, вход инвертора подключен к выходу первого элемента памяти, управляющие входы третьего и четвертого ключей подключены к выходу реле.