Резервированное запоминающее устройство

СООЭ СОВЕТСНИХшмцюмкциРЕСПУБЛИК ЮЮ И 1) 4 61 С 2 ЫЙ КОМИТЕТ СССРРЕТЕНИЙ И ОТКРЫТЮ ОСУДАРСТВЕННПО.ДЕЛАМ ИЗ ОПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ( С ЕЛЬСТВ ОЕ ЗАПОМИНАЮЩЕЕ(57) Изобретение относится к вычислительной технике и может быть применено для резервирования всех типов схем памяти. Целью изобретения является повыдение информационной емкос-ти устройства. Устройство содержит основной 1 и резервный матричные накопители, блоки 3, 8 выбора строки,блок 4 выбора столбца, дополнительный матричный накопитель 5, формирователь сигнала считывания, мультиплексор 7, формирователь 9 сигналовсмены адреса, формирователь 1 О управляющих сигналов чтения. В устройствеколичество одновременно резервируе- -мых ячеек определяется количеством,адресных сигналов, поступающих навход блока 8. При наличии одного адресного сигнала могут быть эареэервированы 2 ячейки памяти, двухячейки, трехячеек, т.е. 2 " ячеек,(где и - число адресных сигналов блока 8). При этом используется всегр,один резервный столбец. Увеличениеколичества резервируемых ячеек даетвозможность повысить процент выходагодных кристаллов, 2 ил,113Изобретение относится к вычислительной технике и может быть применено для резервирования всех типов схем памяти,Целью изобретения является повышение информационной емкости устройства.На фиг. 1 представлена схема резервированного запоминающего устройства; на фиг, 2 - временная диаграмма.Устройство содержит основной 1 ирезервный 2 матричные накопители,первый блок 3 выбора строки, блок 4выбора столбца, дополнительный матричный накопитель 5, формирователь 6сигналов считывания, мультиплексор 7,второй блок 8 выбора строки, формирователь 9 сигналов смены адреса, формирователь 10 управляющих сигналовчтения,Устройство работает следующим образом. Резервный накопитель 2 разбитна группы строк. Число групп в столбцЕ равно и и определяется количествомуправляющих входов первой группы устройства, поступающих на второй блок 8выбора строки. Одна строка дополнительного матричного накопителя 5 соответствует одной группе строк в основном матричном накопителе 1 и резервирует эту группу в резервном накопителе 2, Дешифратор столбцевых шин(не показан) опрашивает оба накопителя - основной и резервный. Допустимимеется бракованная ячейка на пересечении третьей строки Х и первогостолбца У в накопителе 1, Производимзапись информации о браке в ячейку,находящуюся на пересечении первойстроки Х и первого столбца У и дополнительном накопителе 5. Второй бракнаходится на пересечении двенадцатойстроки и девятого столбца в накопителе 1. Производим запись информации обраке в ячейку, находящуюся на пересечении 2 строки Х и девятого столбца У в дополнительном накопителе 5и т.д. согласно фиг. 1.При смене адресного сигнала формирователь сигнала смены адреса вырабатывает сигнал смены адреса, которыйустанавливает нулевой потенциал навыходе дополнительного накопителя 5(фиг, 2).Одновременно блоки выбора строкпроизводят выбор строки в основном ирезервном накопителях, а блок выбора70668 2 35 40 45 50 55 5 10 15 20 25 30 столбцов выбирает столбцы на обоихнакопителях,Если ячейка не была забракованаи сигнал о наличии брака не был записан, то на выход дополнительногонакопителя 5 (момент временинафиг. 2) поступит положительный потенциал, который подключит выход устройства к первому информационному входу,т.е, к выходу дополнительного накопителя 5.Если ячейка была забракована, тов дополнительный накопитель 5 будетзаписан сигнал брака и на выходе вмомент временибудет установленнулевой потенциал, который через формирователь 6 сигналов считыванияподключит выход устройства к второмуинформационному входу, т.е. к выходурезервного столбца.Количество одновременно резервируемых ячеек определяется количеством адресных сигналов входов первойгруппы устройства, поступающих навход второго блока 8 выбора строки,При наличии одного адресного сигналамогут быть зареэервированы 2 ячейкипамяти, двух - 4 ячейки, трех - 8 ячеек, т.е. 2 ячеек (где и - число адресных сигналов второго блока 8 выбора строк. При этом используется всего адин резервный столбец. Увеличение количества резервируемых ячеек даст возможность повысить процентвыхода годных кристаллов. Формула изобретения Резервированное запоминающее устройство, содержащее основной и резервный матричные накопители, первый блок выбора строки, блок выбора ., столбца, причем выходы первого блока выбора строки соединены со строчными входами выборки основного и резервного матричных накопителей, входы первого блока выбора строки являются адресными входами первой группы устройства, входы блока выбора столбца являются адресными входами второй группы устройства, выходы первой группы блока выбора столбца соединены со столбцовыми входами выборки основного матричного накопителя, о т л и ч а ю щ е е с я тем, что, с целью повышения информационной емкости устройства, в него введены формирователь сигналов смены адреса,1370 г 68 Х Чп Вих Яь цг Составитель В, РудаковТехред М. Ходанич едактОр Ю. Середа Корректор И. Эр Заказ 423 Тираж 590 Государственног елам изобретений Москва, Ж, Ра Подпис НИИ омитета СССРоткрытий кая наб., д, 4 03 оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная дополнительный матричный накопитель, формирователь управляющих сигналов чтения, формирователь сигналов считывания, мультиплексор и второй блок5 выбора строки, причем выходы второй группы блока выбора столбца соединены со столбцовыми входами выборки дополнительного матричного накопителя, строчные входы выборки которого соединены с выходами второго блока-. выборки строки, выходы основного матричного накопителя соединены с первым информационным входом мультиплексора, второй информационный вход которого подключен к выходу резервного матричного накопителя, управляющий вход мультиплексора соединен с выходом формирователя сигналов считывания, выход мультиплексора являетсяинформационным выходом устройства,одни из адресных входор первой гр ипы устройства соединены с входамивторого блока выбора строки и входами первой группы формирователя сигналов смены адреса, входы второйгруппы которого соединены с адресными входами второй группы устройства,выход формирователя сигналов сменыадреса соединен с входом формирователя управляющих сигналов, выходы дополнительного матричного накопителяи выход формирователя управляющихсигналов подключены к входу формирователя сигналов считывания,