Устройство для контроля ответных действий оператора

(54) УСТРОЙСТВО НЫХ ДЕЙСТВИЙ (57) Изобретени измерения и тре логических кач жет быть исполь ровке, профотбо роле деятельнос ОТВЕТДЛЯ КОНТРЕРАТОРА относитс технике нировки псих еств операто зовано при зи о н е и оператив и операторов ом кон ел ОСУДАРСТВЕННЫИ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗО Н АВТОРСКОМУ СВИДЕТЕЛ(56) Авторское свидетельство СССУ 665316, кл. С 09 В 9/00, 1978.Авторское свидетельство СССРВ 1049955, кл. С 09 В 9/00, 1982,801367030 А 1 изобретения - повышение точности устройства классификации ответных действий оператора при предъявлении не полностью заполненного стимульного поля. Сущность изобретения заключается в обеспечении воэможности выделения ошибок как типа неправильного выбора знака, так и ошибок неправильного местоположения знака в поле информационного массива. Устройство содержит генератор 1, блок 2 памяти ответов, блок 3 памяти эталонов, блок 4 ключей, элемент ИЛИ 5, блок 6 сравнения, элемент ИЛИ 7,блок 8 анализа ошибок, состоящий из элементов И 9, .10, инвертора 11, элемента с И 12, инвертора 13, элемента И 14, инвертора 15. 1 ил.1 136Изобретение относится к тренажнойтехнике,. а именно к технике тренировки и оценки развития профессиональных навыков и профессиональноважных качеств операторов, и позволяет классифицировать ошибки операторов как типа неправильного наборазнака, так и ошибки типа неправильного размещения знака в информационномполе. Устройство может быть использовано в тренажере зрительной памяти с неполным заполнением информационного массива стимулов или в информационных системах для блокировкизаписи отредактированных информационных массивов при нарушении оператором области массива, к которой ондопущен.Цель изобретения - повышение точности устройства путем выделенияошибок как типа неправильного выборазнака, так и ошибок типа неправильного местоположения знака в поле информационного массива.На чертеже схематически изображеноустройство для контроля ответных действий оператора,Устройство содержит генератор 1последовательности кодов (пачки импульсов) блок 2 памяти ответов, блок3 памяти эталонов ответов, блок 4ключей, элемент 5 ИЛИ, блок 6 сравнения (ответов) элемент ИЛИ 7, блок 8анализа ошибок, элементы И 9, 10, инвертор 11, элемент И 12, инвертор 13,элемент И 14, инвертор 15.Устройство функционирует следующимобразом.После установки в исходное состояние генератора 1 формируется адрессчитывания для блоков 2 и 3. В результате этого формируются коды ответа и эталона ответа соответственно.По шинам с блока 2 код ответа поступает в блок 6 и элемент 5. По шинамблока 3 код эталона ответа поступаетв блок 6 и элемент 7.При этом блок 5 выполняет компарацию кодов и формирует сигнал высокого уровня при совпадении кодов,На выходах элементов 5 и 7 формируются сигналы высокого уровня, еслихотя бы на одном входе присутствуетсигнал высокого уровня. С выхода блока 6 сигнал поступает на вход блока8, на который поступают сигналы высокого уровня (либо сигналы низкогоуровня в случае отсутствия сигналов7030 2 5 10 15 20 25 30 35 40 45 50 55 наличия ответа) или необходимости ответа с элементов 5 и 7 соответственно. Блок 8 функционирует следую. щим образом. При наличии сигнала высокого уровня на выходах блока 6 и элемента 5 на выходе элемента 9 формируется сигнал высокого уровня, что соответствует правильному ответу оператора в нужном месте информационного массива, При наличии сигнала низкого уровня на выходе блока 6 на выходе инвертора 11 формируется сигнал высокого уровня и поступаетна вход элемента 10Если при этом с элементов 5 и 7 поступают сигналы высокого уровня на первый и второй входы элемента 10 соответственно, то на его выходе формируется сигнал высокого уровня, что соответствует неправильному ответу оператора в нужном месте информационного массива, При наличии сигнала низкого уровня на элементе 5 на выходе инвертора 13 формируется сигнал высокого уровня и поступает на вход элемента 12, Если при этом с элемента 7 поступает сигнал высокого уровня на вход элемента 12, то на его выходе формируется сигнал высокого уровня, что соответствует . отсутствию ответа оператора в нужном месте информационного массива. При наличии сигнала низкого уровня в элементе 7 на выходе инвертора 15 формируется сигнал высокого уровня и поступает на вход элемента 14, то на его выходе формируется сигнал высокого уровня, что соответствует наличию ответа там, где он не предусматривался. Описание всех остальных комбинаций сигналов и соответствующих состояний элемента 9 осуществляется аналогично. Сигналы с выходов элементов 9, 10, 12, 14, 5 и 7 поступают на управляющие входы блока 4, а импульс с выхода генератора 1 поступает к входам ключей блока 4 и при наличии высокого уровня на входе ключа блока 4 импульс проходит для дальнейшей обработки. После этого генератор 1 формирует следующий адрес в блоки 2 и 3, и функционирование устройства повторяется до тех пор,пока не будут просмотрены все адреса памяти.МТаким же образом устройство реа- лизует указанную цель изобретения, отделяя при этом ошибки неправильного заполнения информационного масУстройство для контроля ответных действий оператрра, содержащее блок памяти ответов, информационный вход которого является входом ответов устройства, а выход соединен с первым входом блока сравнения, второй вход которого подключен к выходу блока памяти эталонов, блок анализа ошибок и блок ключей, выходы которого являются соответствующими выходами устройства, о т л и ч а ю щ е ес я тем,что,с целью повышения точности устройства, в него введены генератор последовательности кодов, первый и второй элементы ИЛИ, а блок анализа ошибок содержит первый, второй и третий инверторы и первый, второй, третий и четвертый элементы И, выходы которых соединены соответственно с первым, вторым, третьим и Составитель, А.Карлов Техред И.ПоповичРедактор М.Недолуженко Корректор О.КРавцоваЗаказ 6842/49 Тираж 459ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Подписное,четвертым информационными входамиблока ключей, пятый и шестой входыкоторого подключены к выходам соответственно первого и второго элементов ИЛИ, соединенным с входами соответственно первого и третьего инверторов, выходы которых подключены кпервым входам соответственно третьего и четвертого элементов И, вторыевходы которых соединены с выходамисоответственно второго и первого Ф о р м у л а и з о б р е т е н и я элементов ИЛИ, подключенными к первымвходам соответственно второго и первого элементов И, второй вход первого элемента И соединен с выходомблока сравнения, подключенным к входу второго инвертора, выход которогосоединен с вторым входом второго элемента И, третий вход которого подключен к выходу первого элемента ИЛИ,входы первого элемента ИЛИ соединеныс соответствующими выходами блока памяти ответов, входы второго элемента25 ИЛИ подключены к соответствующим выходам блока памяти эталонов, адресные входы блоков памяти и эталоновсоединены с информационным выходомгенератора последовательности кодов,синхронизирующий выход которого подключен к управляющему входу блока ключей, а установочный вход и вход запуска являются соответствующими входами устройства.