Анализатор ударных спектров

=4 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(54) АНАЛИЗАТОР УДАРНЫХ СПЕКТРОВ(57) Изобретение относится к измерительной технике, в частности к устройствам для измерения ударных спектров кратковременных механических воз -,действий. Цель изобретения - повышение производительности путем упрощения настройки анализатора. Ударныевоздействия х (1:),воспринимаемые первичным преобразователем 1, послеусиления и фильтра нижних частот преобразуются посредством аналого-цифрового преобразователя 4 в цифровуюпоследоватетьность, которая запомина ется в первом оперативном запоминающем блоке 5, фильтруется посредством цифрового резонансного фильтра второго порядка, имеющего частотную характеристику. На выходе цифрового фильтра будет последовательность у (пТ), которая представляет собой отклик цифрового фильтра ссобственной частотой И и добротностьюна входную последовательность х (пТ) и = 0,1 И - 1, С помощью детектора 18 максимальных значений из И отсчетов цикла у ,и Т) выбираются наиболее положительные и отрицательные значения, которы: определяют значения текущего положигель - ного и отрицательного ударного спектра в данной точке, и записываются во второй запоминающий блок 15, Цифровой фильтр автоматически перестраивается на другие собственные часто%ты Я и вновь проводит фильтрацию дарного воздействия х (пТ), храняегося в блоке 5. Полученные данные записываются в блок 15 и выводятся на индикатор 20. 1 ил.59687 2 умножеций, полученных с помощью умно жителей 10 и 11, С выхода сумматора 51015-рте сова 1 -Т;оте зыи 1 -Т; 40 45 50 55 13Изобретение относится к измерительной технике, в частности к устройствам для измерения ударных спектров кратковременных механическихвоздействий, и может применяться приударных испытаниях приборов, материалов и конструкций,Целъ изобретения - повышение производительности путем упрощения на-.стройки анализатора.На чертеже изображена структурнаясхема предлагаемого анализатора ударных спектров.Анализатор содержит первичный преобразователь 1, усилитель 2, Фильтр3 нижних частот, ацалого-цифровойпреобразователь 4, первый оперативный запоминающий блок 5, два сумматора 6 и 7, пять умножителей 8- 12,два регистра 13 и 14.задержки, трипостоянных запоминающих блока 15,16,и 17, детектор 18 максимальных значений, второй оперативный запоминающий блок 19, индикатор 20.Устройство работает следующимобразом.ударное воздействие х(Г.) воспринимается первичным преобразователем 1и подается на вход усилителя 2. После прохождения усилителя 2, Фильтра3 нижних частот и аналого-цифровогопреобразователя 4 ударное воздействие записывается в первый оперативный запоминающий блок 5 в виде цифровой последовательности х (иТ) длиной М отсчетов. Перед началом цифровой Фильтрации обнуляются регистры13 и 14 задержки, а из постоянныхзапоминающих блоков 15, 16 и 17 считываются, соответственно, коэффициенты ааи Ь, определяющие цифровойФильтр на частоте И, с добротностью Я. Процесс фильтрации состоитиз 2 И циклов. Каждый цикл состоитиз суммирования посредством сумматора 6 дискретного отсчета из блока5 на первых И циклах либо нуля напоследних М циклах с результатамиумножений, полученными на выходеумножителей 8 и 9. Причем результатна выходе умножителя 9 суммируетсяс обратным знаком, т.е, вычитается.Полученный с помоцью сумматора 6результат участвует в вычисленияхна следующем цикле Фильтрации: онподается на вход регистра 13 задержки. Посредством сумматора 7 вжолняется суммирование результатов 7 результат подается на вход регистра 14 и участвует в вычислениях наследующем цикле Фильтрации. Одно -временно этот результат подается навход умножителя 12, на выходе которого присутствует дискретный отсчету (и Т), который подается ца входдетектора максимальных значений.Посредством детектора выбираются наибольшие положительные и отрицательные значения отклика У (пТ) приОиИ - 1, которые определяют положительный и отрицательный текущие ударные спектры (ф УСТ), и максимальное положительное значение отклика у (иТ) при Ми2 И,которое определяет величину ударного.спектра пбследействия (УСП), Получен .фные значения ударных спектров на частоте я; при добротности Я записываются во второй оперативный запоминающий блок 19. После окончания 2 И циклов фильтрации анализатор автоматически перестраивается на следующую частоту я и;+, посредством считывания из блоков 15, 16 и 17 сле-. дующих трех коэффициентов аа, и Ь где: /Я-коэффициент демпфировани.После вычисления ударных спектров в М точках (М значений частоты) с добротностьюполученные результаты считываются из второго, оперативного запоминающего блока 19 и выводятся на индикатор 20. При необходимости описанные процедуры могут быть повторены при других значениях добротности Я.Использование предлагаемого анализатора позволяет существенно сократить время измерения ударных спектров путем упрощения настройки анализатора, т,е. сократить трудозатраты при проведении ударных испытаний технических объектов,Формула изобретения Анализатор ударных спектров, содержащий соединенные последователь1359 б 87 Составитель Л.КрюковаТехред Л.Сердюкова Корректор Л,Пилипенко Редактор Л,Повхан Заказ 6 148/45 Тираж 500 ПодписноеВНИИПИ Государственного комитета СССРпо.делам изобретений ж открытий113035, Москва, Ж, Раушская наб., д.4/5 Производственно-полиграфическое предприятие, г.ужгород, ул,Проектная, 4 но первичный преобразователь, усили-тель и фильтр низких частот, резонансное звено второго порядка, детектор максимальных значений и инди -катор, о т л и ч а ю щ и й с я тем,что, с целью повышения производительности путем упрощения настройкианализатора, он слабжен аналого-цифровым преобразователем, входом соединенным с фильтром низких частот,первым оперативным запоминающим блоком, входом соединенным с выходоманалога-цифрового преобразователя,вторым оперативным запоминающимблоком, входом соединенным с выходом детектора максимального значения,а выходом - с входом индикатора, арезонансное звено второго порядкавыполнено в ниде двух сумматоров,пяти умножителей, двух регистров задержки и трех постоянных запоминаю щих блоков, выходы которых соединены соответственно с первыми входами первого и четвертого, второго и третьего, и пятого умножителей, выход первого регистра задержки соединен с вторыми входами первого и третьего умножителей, выход второго регистра задержки - с вторыми входами второго и четвертого умножителей, два входа второго сумматора соединены соответственно с .выходами третьего и четвертого умножителей, а выходс входом второго регистра задержки и 15 вторЫм входом пятого умножителя,выход которого соединен с входом детектора максимальных значений, выход первого сумматора соединен с входом первого регистра задержки, а входы - с выходами первого оперативного запоминающего блока и первого и второго умножителей.