Цифровой фазовый детектор

)31 ЕТЕНИЯ СССР 979. иР 1 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ И Н АВТОРСИОМУСВИДЕТЕЛЬСТ(54) ЦИФРОВОЙ ФАЗОВЫЙ ДЕТЕКТОР(57) Изобретение относится к устройствам цифрового фазового детектирования на неравных частотах и может бытьиспользовано для детектирования сигналов с угловой модуляцией, для получения сигнала рассогласования в системах, для формирования сетки стабиль.йых частот в приемопередающей и измерительной аппаратуре. Цель изобретения - повышение динамической точности цифрового фазового детектирования, достигается за счет введенияв цифровой фазовый детектор цифрового инвертора 5, переключателя кодов б, триггера 7 со счетным входоми фазового детектора 10, Кроме того,устройство содержит накопительный регистр 1, имеющий тактовый вход 2,кодовые входы 3 и 4, цифроаналоговыйпреобразователь 8 и фильтр 9. Повышение динамической точности йозволяетисключить инерционное звено - цифровой сумматор и ввести указанные вышеэлементы. При этом точность устройства, в основном, определяется точностью цифроаналогового преобразователя. 2 ил.1 135Изобретение относится к радиотехнике, а именно к устройствам цифрового фазового детектирования на неравных частотах, и может быть использовано для детектирования сигналов сугловой модуляцией, для получениясигналов рассогласования в системахАПЧ для формирования сетки стабильных частот в приемопередающей и измерительной аппаратуре,Целью изобретения является повышение динамической точности. цифровогофазового детектирования,На фиг. 1 представлена схема цифрового фазового детектора;на Фиг. 2диаграммы, поясняющие его работу.Цифровой фазовый детектор содержит накопительный регистр 1, имеющийтактовый вход 2, соединенный с клеммой первого тактового входа устройства, кодовый вход 3 задания его емкости и кодовый вход 4 задания накапливаемого числа, соединенные с клеммами цифровых входов устройства.Кодовый выход накопительного регистра 1 соединен с входами цифровогоинвертора 5 и переключателя 6 кодов.При этом выход цифрового инвертора5 соединен с вторым кодовым входомпереключателя 6 кодов, управляющийвход которого через триггер 7 сосчетным входом соединен с выходомимпульсов переполнения накопительного регистра 1, а кодовый выход черезпоследовательно соединенные цифроаналоговый преобразователь 8 и фильтр 9соединен с первым входом фазового детектора 10, второй вход которогосоединен с входной клеммой второготактового входа устройства,Диаграммы, поясняющие работу устройства приведены для случая А = 10,В = 37 (фиг. 2).,Однако из импульсных последовательностей, например о(С) с большейчастотой 1 , поступает на тактовыйвход накопительного регистра 1, имеющего емкость, задаваемую числом Вна первом кодовом входе, причем Впропорционально частоте Г . Содержимое регистра увеличивается с каждымтактом на величину А, задаваемую навтором кодовом входе регистра 1.Число А пропорционально частотеГд второй импульсной последовательности Зд (С)Если при записи очередного значения кода превысится емкость регистра,2615то он переполняется. Переменный кодС(С) с выхода регистра 1 поступаетна первый кодовый вход переключателя6 кодов, на второй кодовый вход которого поступает сигнал С(С) цифрового инвертора 5, представляющий собойдополнительный код; Импульсы с выхода счетного триггера 7 поступают на управляющий входпереключателя 6 кодов, Триггер 7по счетному входу перебрасываетсяимпульсами, поступающими с выхода импульсов переполнения накопительногорегистра 1, Следовательно, на выхо. -де переключателя 6 кодов коды С(С) иС(С) чередуютСя с каждым импульсомпереполнения накопительного регистра 1,С помощью цифроаналогового преобразователя 8 код с выхода переключа 25 теля 6 кодов преобразуется в аналоговый эквивалент У(С).На фиг, 2 показано, что функцияБ(С) может быть представлена в видесуммы периодических импульсов треугольной Формы Ч(С) с периодом, равным 2 Тд = 2 йд, и фазово-модулированных импульсов пилообразной формыЧ(С) с периодом Т = 1 ИТак как частоты Сд и 1 значительно отличаются друг от друга, а5 именно СГд, спектры функций Ч(С)и Ч(С) находятся в различных частотных областях, что дает воэможность Фильтрдм 9 подавить составляю 40щую Г(С), а составляющую Ч(С) податьна один из входов фазового детектора 10, на другой вход которого подается вторая из сравниваемых импульсных последовательностей 8 д (С) сменьшей частотой Ед, равной удвоен 45ному значению частоты функции Ч(С).Фазовый детектор 10 вырабатываетвыходной сигнал, пропорциональныйфазовому рассогласованию функцийЧ(С) и Вд (С), а следовательно, разности фаз исходных импульсов последовательностей 3 д (С) и 8 д (С),В зависимости от выполнения фазового детектора 10 можно испольэоватьнепосредственно импульсы 8 д (С),55 если, например, детектор 10 построенпо схеме импульсно-фазового, с выборкой значений функции Ч(С) на ее восходящем и нисходящем участках с посТа йй 4 й Ю,й НИИПИ Заказ 5575/55 Тираж 900 Подписно Произв-и гр. пр-тие, г. Ужгород, ул, Проектная, 4 з 13526 ледующим вычитанием результатов выборок на входах дифференциального каскада, или получить предварительно импульсы в- меандр с частотойА,5 1/2, если, например, детектор 10 построен по принципу обычного пере- множителя, или можно использовать для выборки узкие импульсы 3 д (с), полученные дифференцированием 8, (с)у если, например, детектор 10 выполнен импульсно-фазовым. Повысить динамическую точность детектирования позволяет исключение инерционного звена - цифрового сумматора и введение цифрового инвертора, переключателя кодов, триггера и фазового детектора. При этом динамическая точность детектирования, в основном, определяется точностью ЦАП,ф о р м у л а и з о б р е т е н и я Цифровой фазовый детектор, содержащий накопительный регистр, тактовый вход которого соединен с входной клеммой импульсной последовательности большей частоты, а первый кодовый вход соединен с входными клеммами кодового задания накапливаемого числаустройства, и последовательно соединенные цифроаналоговый преобразователь и фильтр, о т л и ч а ю щ и йс я тем, что, с целью повышения динамической точности детектирования,в него введены последовательно соединенные цифровой инвертор и переключатель кодов, а также счетный триггери фазовой детектор, при этом второйцифровой вход переключателя кодовсоединен с цифровым выходом накопительного регистра и входом цифровогоинвертора, а управляющий вход черезсчетный триггер соединен с выходомимпульсов переполнения накопительного регистра, выход фильтра соединенс первым входом фазового детектора,второй вход которого соединен с входной клеммой импульсной последовательности меньшей частоты, а второй кодовый вход накопительного регистра соединен с входными клеммами задания емкости регистра детектора, при этомвыход переключателя кодов соединенс входом цифроаналогового преобразователя,