Запоминающее устройство с автономным контролем

О П И С А Н И Е (и) 44420ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зева ЬеетеваСоциалиотическа Реслублик 61) Зависимое от авт. свидетельства(32) ПриоритетОпубликовано 25.09.74. Бюллетень35Дата опубликования описания 07.04.75 М. Кл. б 11 с 29 Государственный комите овета Министров СССРло делам изобретений и открытий 3) УДК 681.321.6(72) Авторы изобретения К. 71) Заявитель амофалов, В, И. Корнейчук, А. В. Городний и А. И. НеКиевский ордена Ленина политехнический институтим, 50-летия Великой Октябрьской социалистическойреволюции нИзобретение относцтся к запоминающим устройствам,Известно запоминающее устройство с автономным контролем, содержащее накопитель, подключенный к одному блоку схем ИЛИ и регистру кодового слова, блоки кодирования и декодирования, подсоединенные к регистру силы корректирующего кода, схеме сравнения, схеме определения кратности отказа, блоки схем И, подключенные к регистру кодового слова, тритгеру, другому блоку схем ИЛИ и блоку управления.Однако в известном устройстве повышение исправляющей способности блоков кодирования и декодирования по мере накопления отказов в ячейках накопителя связано с большими приращениями информационной избы-, точности и с высокой общей инфромационной избыточносгью, используемой блоками кодирования и декодирования, что значительно снижает эффективную емкость устройства.Описываемое устройство отличается от известного тем, что оно содержит дополнительные схемы И, дополнительный триггер и регистр мощности корректирующего кода, один вход первой дополнительной схемы И подключен к выходу схемы сравнения, другой - к блоку управления, а выход - к одному из входов дополнительного триггера, другой вход которого подсоединен к блоку управления, а выход - к одному цз входов второй дополнительной схемы И, другой вход которой подключен к выходу схемы сравнения, а выход - ко входу регистра мощности 5 корректирующего кода, выход которого соединен со входами блоков кодирования ц декодированияЭто позволяет повысить эффективную емкость устройства.10 На чертеже изображена блок-схема предлагаемого устройства.Устройство содержит накопитель 1, имеющий информационный вход 2, кодовый выходнакопителя 1 соединен со входом 4 регцста 5 кодового слова. Прямой выход 6 регистра 5 через блок схем И 7, а инверсный выход 8 через блок схем И 9 связаны со входами блока схем ИЛИ 10, выход которого соединен с кодовым входом блока деко дированця 11.Управляющий выход 12 блока 11 связан сблоком управления 13, имеющим вход 14 и выход 15, и с одним из входов триггера 16, причем один выход последнего соединен с 25 другим входом блока схем И 7, а другой -с другим входом блока схем И 9.Управляющиц выход 17 блока 11 связансо входом схемы определения кратности отказа 18, выход которой соединен с одним 30 входом схемы сравнения 19. Выход схемы 1950 55 60 55 связан со следующими входами: через первую дополнительную схему И 20, к другому входу которой подключен блок 13, со счетным входом дополнительного триггера 21, через вторую дополнительную схему И 22, к другому входу которой подключен выход триггера 21, со входом регистра 23 мощности корректируощего кода и непосредственно со входом регистра 24 силы корректирующего кода. Выходы регистров 23 и 24 соединсны с управляющими входамп блоков декодирования 11 и кодирования 25, кроме того, выход регистра 24 подключен к другому входу схемы 19.Информационный выход блока 11 связан через блок схем И 26 с информационным выходом 27 устройства, а и;:формационный вход 28 усгройства соединен с информационным входом блока 25, Кодовый выход блока 25 связан с одним входом блока схем ИЛИ 29, с другим входом которого через блок схем И 30 соединен инверсный выход 8 регистра 5, а выход блока схем ИЛИ 29 - с кодовым входом накопителя 1.В соответствии с максимальной кратностью имеющих место в ячейках накопителя 1 отказов блоки 11 и 25 настраиваются па корректирующий код, мощность и сила которого определяются соответственно регистрами 23 и 24 путем записи в этп регистры определенных слов (под мощностью гп корректирующего кода подразумевается его способность исправлять все ошибки кратностью от 1 до гп включительно, а под силой и корректирующего кода подразумевается его способность обнаруживать все ошибки кратности от 1 до и включительно), Настройка блоков 11 и 25 происходит следующим образом.В начале работы устройства, когда отказы ь ячейках накопителя 1 отсутствуют, блоки 11 и 25 с помощью регистров 23 и 24 настроены на код, мощность которого равна О, а сила - з, где з-кратность возникающего отказа (имеющие весто в яечейках накопителя 1 отказы являются результатом накопления в этих ячейках возникающих в разные моменты времени отказов кратности з, равной, например, 1). При обнаружении в какой-ниоудь ячейке накопителя 1 отказа кратности 1 блоки 11 и 25 с помощью регистров 23 и 24 настраиваются на код, мощность которого равна 1, а сила - 2; в случае обнаружения отказа кратности 2, что возможно, когда в ячейке, содержащей одиночный отказ, произойдет еще один одиночный отказ, блоки 11 и 25 настраиваются на код с той же мощностью, равной 1, но с силой - 3 и так далее,В исходном состоянии триггер 16 сигналом с блока 13 устанавливается в состояше ", . На вход 2 подается адрес ячейки, к коиой необходимо обратиться.При записи информационное слово по входу 28 поступает в блок 25, с выхода которого кодовое слово через блок схем ИЛИ 29 записывается в накопитель 1. 8 10 15 20 25 30 35 40 45 При считывании кодовое слово из накопителя 1 поступает в регистр 5, а с пряхого выхода 6 регистра 5 через блоки схем И 7 и ИЛИ 10 - в блок 11. Блок 11 декодирует кодовое слово, определяет наличие или отсутсгвие неисправимой ошибки в нем, выдавая в соответствии с этим по управляющему выходу 12 сигнал В о;Ок 13 и управляя триггером 16, а также определяет кратность ошибки (исправимой или неисправимой), информация об этом поступает по управляющему выходу 17 в схему 18 (в качестве схемы 18 может быть использоьан накапливающий сумматор) .В случае отсутствия неисправной ошибки триггер 16 остается в состоянии О, Информационное слово с выхода блока 11 через блок схем И 26 поступает на выход 27.При наличие неисправимой ошибки триггер 16 сигналом с управляющего выхода 12 блока 11 устанавливается в состояние 1, подключая инверсный выход 8 регисцра 5. При этом информационное слово на выход 27 не поступает, а обратный код содержащегося в регистре 5 кодового слова с инверсного выхода 8 через блок схем И 30, блок схем ИЛИ 29 записывается в ту же ячейку накопителя 1, Далее производится считывание записанного в накопителе 1 кодового слова и запись его в регистр 5. Обратный код нового содержимого регистра 5 поступает с инверсного выхода 8 через блок схем И 9, блок схем ИЛИ 10 в блок 11. Блок 11 декодирует кодовое слово, выдавая через блоксхемИ 26 выход 27 правильное информационное слово, и определяет кратность возможно имеющей место (исправимой) ошибки, информация о которой поступает по управляющему выходу 17 в схему 18 и суммируется с прежним содержанием этой схемы.По окончании считывания, содержимое схемы 18, представляющее собой величину кратности имеющего место в ячейке накопителя 1 отказа, сравнивается схемой 19 с содержимым регистра 24. Если схема 19 определяет равенство кратности отказа и силы используемого кода, вся информация из накопителя 1 выводится. Затем схема 19 изменяет содержимое регистра 24, если, триггер 21 находится в состоянии 1, то и содержимое регистра 23 (через схему И 22), после чего сигналом со схемы 19 через схему И 20 переключается триггвр 21. С помощью триггера 21, который в начале работы устройства, когда отказы в ячейках накопителя 1 отсутствовали, установлен сигналом с блока 13 в состояние 1, изменяется содержимое, регистра 23. С изменением содсржимого регистра 24 (и регистра 23) блоки 11 и 25 перестраиваются на,код, у которого сила (и мощность) на единицу (для я=1) выше силы( и мощности) прежнего кода. После того, как перестройка блоков 11 и 25 завершена, информация в накопитель вводится.444250 оставитель В, РудаковТехреду М Семенов Редакт Корректор А, Васильев жкова аказ 782/19ЦНИИП Тираж 591та Совета Минпстрои открытийая наб., д. 45 Изд.412осударствепного комит по делам изобретени Москва, Ж, Раушс пнсное пография, пр. Сапунов Если кратность отказа будет меньше силы используемого кода, указанные операции: вывод информации из накопителя 1, изменение содержимого регист 1 ра 24 и, возможно, регистра 23, и перестройка блоков 11 и 25, переключение приггера 21, ввод информации в накопитель 1 - не производится, и блоки 11 и 25 продолжают использовать прежний код.Предмет изобретенияЗапоминающее устройство с автономным контролем, содержащее накопитель, подключенный к одному блоку схем ИЛИ и регистру кодового слова, блоки кодирования и декодирования, подсоединенные к регистру силы корректирующего кода, схеме сравнения, схеме определения кратности отказа, блоки схемы И, подключенные к регист 1 ру кодового слова, триггеру, другому блоку схем ИЛИ и блоку управления, отличаю щ е е с я тем, что, с целью повышения эффективной емкости устройства, оно содержит 5 дополнительные схемы И, дополнительныйтриггер и регистр мощности корректирующего кода, один вход первой дополнительной схемы И подключен к выходу схемы сравнения, другой - к блоку управления, а выход - 10 к одному из входов дополнительного триггера,другой вход которого подсоединен к блоку управления, а выход - к одному из входов второй дополнительной схемы И, другой вход которой подключен к выходу схемы 15 сравнения, а выход - ко входу регистра мощности корректирующего кода, выход которого соединен со входами блоков кодирования и декодирования.