Приемное устройство псевдослучайных фазоманипулированных сигналов

О П И С А Н И Е (п 1 502476ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сава Советскик Социалистических Республик(22) Заявлено 02.10.72 (21) 1834472/26-9с присоединением заявки Ме(51) М. Кл. Н 03 Е) 3/06Н 041. 27/22 ГосударственныЙ комитет Совета Министров СССР(54) ПРИЕМНОЕ УСТРОЙСТВО ПСЕВДОСЛУЧАЙНЫХ ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВИзобретение относится к радиотехнике.Известно приемное устройство псевдослучайных фазоманипулированных сигналов, содержащее на входе блок фазовой автоподстройки (ФАП) и последовательно соединенные синхронный детектор и схему слежения за задержкой, выходы которой непосредственно и через инвертор подключены ко входам схемы переключения.Однако содержащиеся в схеме слежения за задержкой нелинейные элементы снижают помехоустойчивость устройства,Цель изобретения - повышение помехоустойчивости.В предлагаемом устройстве между входом синхронного детектора и входом блока ФАП включены последовательно соединенные линия задержки и манипулятор фазы, к одному из входов которого подключен выход схемы переключения, а между выходом синхронного детектора и дополнительным входом схемы переключения включены последовательно соединенные перемножитель, интепратор и формирователь импульсов, причем к опорному входу перемножителя подключены через сумматор соответствующие выходы схемы слежения за задержкой.На чертеже приведена функциональная схема устройства.Устройство содержит на входе блок фазовой автоподстройки (ФАП) 1 и последовательно соединенные синхронный детектор 2 и схему слежения за задержкой 3, выходы которой через инвертор 4 и непосредственно подключены 5 ко входам схемы переключения 5.Между входом синхронного детектора 2 ивходом блока ФАП 1 включены последовательно соединенные линия задержки 6 и манипулятор фазы 7, к одному из входов которого под ключен выход схемы переключения 5.Между выходом синхронного детектора 2 идополнительным входом схемы переключения 5 включены последовательно соединенные перемножитель 8, интегратор 9.и формирователь 15 импульсов 10, причем к опорному входу перемножителя 8 подключены через сумматор 11 выходы схемы слежения за задержкой 3,Устройство работает следующим образом, После синхронизации по фазе блоком ФАП 1 20 синхронный детектор 2 выделяет пз принятогофазоманипулированного гармонического колебания одну из манипулирующих псевдослучайных последовательностей (ПСП), Сформированная после синхронного детектора 2 после довательность подается в схему слежения зазадержкой 3, которая вырабатывает в каждый момент времени синхронизированные с поступившим на вход устройства колебанием опорные ПСП, задержанную и не задержанную 30 друг относительно друга, которые затем скла502476 Ф ор мула изобретения Составитель Р. Дубовая Техред 3. ТараненкоКорректор О. Тюрина Редактор Б. Федотов Заказ 737/12 Изд.251 Тираж 1029 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 13035, Москва, Ж.35, Раугпская наб., д, 415Типография, пр. Сапунова, 2 дываются в сумматоре 11 и умножаются в перемножителе 8 с последовательностью, присутствующей во входном колебании.После фильтрации результата перемножения в интеграторе 9 формирователь импульсов 10 выдает информационные символы в виде положительных импульсов постоянной амплитуды, когда во входном колебании присутствует не- задержанная ПСП, и отрицательных импульсов, когда присутствует задержанная ПСП, В соответствии с этими импульсами схема переключения 5 подключает ко входу манипулятора фазы 7 или выход схемы слежения за задержкой 3, по которому подается незадержанная ПСП, пли - через пнвертор 4 - выход схемы 3, по которочу подается задержанная опорная ПСП.При синхронизации опорных и присутствующих во входном колебании ПСП манипулятор фазы 7 снимает фазовую манипуляцию и дает возможность непрерывно работать блоку ФАП 1, на выходе которого вырабатывается гармоническое колебание, синхронизированное по фазе с принятым сигналом. Приемное устройство псевдослучайных фазоманипулированных сигналов, содержащее на 5 входе блок фазовой автоподстройки (ФАП) ипоследовательно соединенные синхронный детектор и схему слежения за задержкой, выходы которой непосредственно и через инвертор подключены к входам схемы переключения, 10 отличающееся тем, что, с целью повышения помехоустойчивости, между входом синхронного детектора и входом блока ФАП включены последовательно соединенные линия задержки и манипулятор фазы, к одному из 15 входов которого подключен выход схемы переключения, а между выходом синхронного детектора и дополнительным входом схемы переключения включены последовательно соединенные перемножитель, интегратор и формиро ватель импульсов, причем к опорному входуперемножителя подключены через сумматор соответствующие выходы схемы слежения за задержкой.