Элемент вычислительной среды с переменной структурой настройки

267183 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликПриорит йсмитет ло делам изобретений и открытий ври Совете Министров СССРликовано 01.17,1970. Бюллетеньопубликования описания ЗХП 1.197 Да Авторыизобретени Г, Хрущев, И. Мишин, Б. А. Москов нститут математики Сибирского отделения АН СС явитель ИСЛИТЕЛЬНОЙ СРЕДЫ С ПЕРЕМЕННСТРУКТУРОЙ НАСТРОЙКИ ЭЛЕМЕ 2 Предлагае для применения в ики и автоматики.Известны элементы вычислительной среды с переменной структурой настройки, недостатком которых является сложность конструкции и сравнительно большое число внешних выводов. Это связано с тем, что информация настройки и обраоатываемая информация подаются на элемент по различным входам и снимаются с элемента с различных выходов. Для этого в элементе имеются логические и возбуждающие входы, логические и возбуждающие выходы. Кроме этого, в элементе отсутствует совмещение схем, выполняющих функции системы настройки (системы выборки) со схемами, выполняющими функции логического элемента, Это не позволяет использовать оборудование системы настройки для выполнения функций логического элемента и наоборот.Для упрощения конструкции в предлагаемом элементе логические входы совмещены с возбуждающими водами, а логические выходы - с возбуждающими выходами. Совмещение входов дает возможность еще больше упростить конструкцию элемента за счет совмещения логических схем системы настройки с логическими схемами логического элемента, что позволяет использовать оборудование системы настройки для выполнения функций логического элемента,мый элемент предназначен области вычислительной техн Предлагаемый элемент вычислительной среды с переменной структурой настройки отличается от известных тем, что в нем первый источник управляющих сигналов соединен с первым входом первой схемы ИЛИ, выход которой подключен ко входу установки в нуль устройства хранения информации, второй вход первой схемы ИЛИ подключен к выходу первой схемы И, первый вход которой подключен ко 10 входу источника управляющих сигналов, второй вход первой схемы И, первый вход второй схемы И и выход линии задержки подключены к выходу триггера активности, первый и второй входы которого подключены соответственно к третьему источнику управляющих сигналов и к выходу второй схемы ИЛИ, входы которой подключены к первой группе входных полюсов, выход второй схемы И подключен ко входу управления приемом ин,формации в устройство хранения информации,информационные входы устройства хранения информации и первые входы схемы И выбора направления передачи информации подключены ко второй группе входных полюсов, выходы 25 устройства хранения информации через схемыИЛИ подключены соответственно ко вторым входам схем И выбора направления передачи информации, вторые входы указанных схем ИЛИ и второй вход схемы И подключены 80 к четвертому источнику управляющих сигналов, третьи входы схем И выбора направле3ния передачи информации подсоединены к выходу третьей схемы ИЛИ, один вход которой подключен к выходу третьей схемы И, а другой подключен к выходу схемы ИЛИ - НЕ, ,первый вход третьей схемы И и первый вход схемы ИЛИ - НЕ подключены к четвертому .источнику управляющих сигналов, второй входтретьей схемы И подсоединен к выходу линии задержки, второй вход схемы ИЛИ - НЕ ,подключен к выходу линии задержки, выходы схем И выбора направления передачи информации подключены к логическим выходам элемента вычислительной среды.На чертеже приведена функциональная схема элемента вычислительной среды с перемен,ной структурой настройки,На чертеже использованы следующие обозначения: Т, - Т, - триггеры (триггер Т, выполняет функцию триггера активности); ,И, - Иц - схемы, реализующие логическую операцию конъюнкция; ИЛИ, - ИЛИ, - схемы, реализующие логическую операцию дизьюнкция; ЛЗ - линия задержки; полюс П, предназначен для установки в нуль тригге,ров устройства хранения информации (триггеров Т 2 - Т 5);,полюс П 2 предназначен для установки в нуль триггеров Т, - Т, при условии, что триггер активности (Т,) находится в состоянии единица; полюс Пз предназначен для установки в нуль триггера активности; полюсы П 4 - П 7 - для приема логических сигналов и сигналов возбуждения; полюс Па - для задания режима работы элемента; полюсы П 9 - П - для приема кода настройки и сигналов о выборе направления передачи сигнала, устанавливающего в единицу триггеры активности соседних элементов; полюсы з - П 6 логические и возбуждающие выходы элемента.Полюсы П 4 - П, образуют первую группу входных полюсов (в дальнейшем названы логическими входами элемента, а,полюсы П - П - логическими выходами элемента). Полюсы П, - Побразуют вторую группу входных полюсов,Триггеры Т 2 - Т, и схемы 04 - И, образуют ,устройство хранения информации, Схемы ИЛИ 4 - ИЛИ предназначены для подачи в режиме настройка сигналов единица на входы схем Из - Ии Это дает возможность осуществлять выбор направления передачи возбуждения независимо от состояния триггеров Т, - Т для чего в режиме настройка на вход Пз подается сигнал единица, который также ,разрешает прохождение сигналов с выхода линии задержки на входы схемы И, - Иц (без ,инверсии), и с выхода триггера активности на ,управляющий вход устройства хранения информации. Эти сигналы с выхода линии задержки поступают на вход схемы ИЛИз с выхода схемы Иэ (на второй вход схемы Из в режиме настройка подается разрешающий сигнал),В режиме вычисление на вход 8 подается сигнал нуль, который запрещает передачу сигналов через схемы И 2 и Из и разрешает про 267183 10 15 20 25 30 35 40 45 50 55 60 65 хождение сигналов с выхода линии задержкина выходные лотические полюсы элемента через схему ИЛИ - НЕ (с инверсией). Введение инверсии на пути передачи сигналов отвходов П 4 - П на выходы Пз - Пы в режимевычисление необходимо для получения функционально полного логического элемента, Схема И предназначена для исключения влияния,выходных сигналов триггера Т, на состояниетриггеров устройства хранения в режиме вычисление.Один из алгоритмов работы вычислительнойсреды, построенной на основе предлагаемогоэлемента, состоит из следующих основных этапов.1. Подача сигнала единица на вход Пз,что обеспечивает режим настройка.2, Установка в нуль триггеров активности,(Т,) и триггеров устройства хранения информации (Т, - Т,) всех элементов среды, для чегоподаются сигналы на полюсы П, и П,.3. Установка в единицу триггера активно.сти элемента, расположенного на грани полявычислительной среды. Для этого подаетсясигнал на один из ето логических входовП 4 - П,.4. Подача,на входы П, - П 2 кода настройки.5. Установка в нуль триггера активностисигналом, .подаваемым на полюс П и подачавслед за этим сигналом установки в единицутриггера активности одного из соседних элементов (по входам П, - П).б. Настройка следующего элемента осуществляется согласно пп. 2 - 5 и т, д. до тех пор, пока не будут настроены все элементы среды,входящие в реализуемую схему.7. Подача сигнала нуль на вход П и сигнала единица на входы П, - П, что задает,режим вычисление.8, Ввод информации, подлежащей обработкев вычислительной среде, и обработка ее,Предлагаемый элемент дает возможностьпроизводить настройку вычислительной средыкак по одной цепочке, так и по нескольким цепочкам параллельно.Локализация неисправностей в системе настройки элемента может быть осуществленаизвестным способом,Заметим, что логические возможности описываемого элемента могут быть расширены;если ввести управление входами схемы Из иИЛИ - НЕ; подключенным к полюсу П сигналом с дополнительного триггера, то логический элемент можно будет настраивать на передачи сигналов как с инверсией, так и безинверсии.В общем случае логические возможностиэлемента могут быть расширены путем введения дополнительных триггеров в устройствохранения ниформации, выходные сигналы которых используются для настройки логическогоэлемента на реализацию требуемой логическойфункции из заданного набора, который можетвключать в себя все функции от входных переменных, Для этого нужно логические входылогического элемента (универсального многополюсника) подключить к логическим входам элемента среды, управляющие входы логического элемента подключить к выходам дополнительных триггеров устройства хранения информации, выход логического элемента через первый вентиль и схему ИЛИ подсоединить ,ко входам схем И выбора направления, а . второй вход схемы ИЛИ - через второй вентиль к выходу линии задержки; вторые входы первого и второго вентилей служат для подачи сигналов, определяющих режим работы вычислительной среды (настройка или вычисление). Отметим, что схемы ИЛИ 4 - ИЛИ, в элементе могут отсутствовать, при этом выходы устройства хранения информации подключаются ко входам схем выбора направлений непосредственно. В таком элементе возможные направления передачи настроечной информации определяются состоянием триггеров устройства хранения информации, так как в вычислительной среде, построенной на базе этого элемента, настройку наиболее целесообразно вести по цепочкам, совпадающим с путями передачи логической информации в реализуемой схеме.Вычислительная среда, выполненная на базе предлагаемого элемента, может быть использована для построения запоминающего устройства.Предмет изобретенияЭлемент вычислительной среды с переменной структурой настройки, содержащий устройство хранения информации, триггер активности, логические схемы и линию задержки, отличающийся тем, что, с,целью упрощения конструкции, в нем первый источник управляющих сигналов соединен с первым входом первой схемы ИЛИ, выход которой подключен ко входу установки в нуль устройства хранения инфор.мации, второй вход первой схемы ИЛИ подключен к выходу первой схемы И, первый вход которой подключен ко входу источника5 управляющих сигналов, второй вход первойсхемы И, первый вход второй схемы И и вход линии задержки подключены к выходу триггера активности, первый и второй входы которого подключены соответственно к треть ему источнику управляющих сигналов и к выходу второй схемы ИЛИ, входы которой подключены к первой группе входных полюсов, выход второй схемы И подключен ко входу управления приемом информации в уст ройство хранения информации, информационные входы устройства хранения иноформации и первые входы схем И выбора направления передачи информации подключены ко втс.рой группе входных полюсов, выходы устрой 20 ства хранения информации через схемыИЛИ подключены соответственно ко вторым входам схем И выбора направления передачи информации, вторые входы указанных схем ИЛИ и второй вход второй схемы И 25 подключены к четвертому источнику управляющих сигналов, третьи входы схем И выбо.ра направления передачи информации подсоединены к выходу третьей схемы ИЛИ, один вход которой подключен к выходу третьей схеЗ 0 .мы И, а другой подключен к выходу схемыИЛИ - НЕ, первый вход третьей схемы И и первый вход схемы ИЛИ - НЕ подключены к четвертому источнику управляющих сигналов, второй вход третьей схемы И подЗ 5 соединен к выходу линии задержки, второйвход схемы ИЛИ - НЕ подключен к выходу линии задержки, выходы схем И выбора на,правления передачи информации подключены к логическим выходам элемента вычислитель ной среды.267183 Составитель Е. И, Ивановаявская Техред 3, Н. Тараненко Корректор Л, С, Веденеева акто 1 пография, пр. Сапунов Заказ 1915/2 Тираж 4ЦНИИПИ Комитета по делам изобретений иМосква, Ж, Раушск Откоытий пр я наб., д. Подписное овете Министров СССР