Элемент вычислительной среды с переменной структурой настройки

34203 ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сеюа Соеетскиа Сециалистическиа РеспубликЗависимое от авт, свидетельства Хе 255654Заявлено 1 З,М,1970 ( 1453674/18-24)с присоединвнием заявки Уев ПК С 06170 комитет по делам аобретений и открытийиоритет Опубликовано 07.1 Х,197 Дата опубликования оп етень М 2 при Сосете Министра СССР81.325.65 (088,8 ппя 20.Х 11.197 Авторы зобретепн А, И. Мишин и Б. А, Сидристый иститут математики Сибирского отделения АН ССявнтель ЛЕМЕНТ ВЫЧИСЛИТЕЛЪНОЙ СРЕДЫ С ПЕРЕМЕННОЙ СТРУКТУРОЙ НАСТРОЙКИа схема элемента в )ог 1 аммп 1 т смой ст 1 Изобретение относится к области автоматики и вычислительной техники.Известны элементы с программируемой структурой, содержащие схемы И выбора направлений передачи возбуждения, регистр сдвига, усгройство хранения информации и логический элемент.При фиксированном числе управляющих (адресных) каналов у однородного устройства (клеточного автомата), построенного на базе известного элемента, однородное устройство (наприиер, запоминающее), обладает недостаточныч быстродействием. Это обусловлено тем, что выборка элечентов в таком устройстве осуществляется последовательно с помощью схемы с псрсченной структурой настройки.Цель изобретения - повышение быстродействия однородного устройства с фиксировапныхт числом адресных каналов, количество которых пс зависит от емкости (числа элементов) устройства и определяется числом управляющих входов у одного элемента с программируемой структурой.Это достигается тем, что предлагаемый элемент содержит схему совпадения и группу схем Логическая равнозначность, первые и вторые входы которых подключены соответственно к части входов и выходов устройства хранения информации, выходы схем Логиче 2ская равнозначность подключе 1 ы ко входамсхемы совпадения, подсоединенной свопм выходом ко входу триггера активности, выходкоторого подключен к управляющему входу5 логического элемента, управляющий вход схемы совпадения подключен к источнику управляющих сигналов.В результате уменьшается время выборкиэлементов однородного устройства, имеющеготО столько управляющих каналов, сколько и уодного элемента, Это даст возможность эффективно использовать однородное устройсгвов качестве быстродействующего запоминающего, в котором выборка элементов (ячеекпамяти) осуществляется за один такт с помощью небольшого числа адресных каналов.Количество этик ка алов пе зависит от емкости запоминающего устройства и определяется числом разрядов устройства рапсппя информации одного элемента.В предлагаемом элементе возбуждениетриггсра активности может осуществлятьсякак сигналами с выходов смежных элементов,так и сигналами, вырабатываемыми самимэлсмснтом. Для чего предлагаемый элементсодержит схему сравнения, выходным сигналом которой осуществляется возбуждениетриггера активности,На фиг. 1 приведен ызо числительной среды с п 13турой; ца фиг. 2 - функциональная схема логического элемента; на фиг. 3 - блок-схема машины, выполненной па базе однородного устройства с программируемой структурой.В состав предлагаемого элемента (см. фиг. 1) входят триггер 1 активности; схема 2 совпадения (схема И), реализующая логическую операцию 1 хонъюнкция; схемы 3, реализующие операцию Логическая равнозначность (т. е. логическую функцию (х, у) =х уох у); схема 4 сравнения, которая вырабатывает сигнал единица, тогда как код, поступающий ца полюсы П, совпадает с кодом, хранящимся в запоминающих ячейках (триггерах) устройства 5 храпения (своими выходами ячейки подключены ко вторым входам схем 3); логический элемент 6, схема 7 записи, содержащая группу схем И на два входа каждая (первые входы этих схем объединены и подключены к полюсу П 2, вторые входы подключены к полюсам Л 1, ПЗ, а выходы - к единичным входам триггеров устройства 5, нулевые входы триггеров обьедицецы и подключены к полюсу П 4); схема 8 обьедицеция (схема ИЛИ), реализуощая логическуо операцию Дизъюнкция; линия задержки 9, которая совместно с триггером активности образует разряд, регистра сдвига; схема 10 выбора направления передачи возбуждения (содержит четыре схемы И ца два входа каждая, первые входы схем И объе динены и подключены к вы;соду линии задержки, вторые воды подключены к полюсам П 5, а выходы - к полюсам Пб); схема И 11 установтси в нуль триггеров устройства храпения информации (установка и О триггеров осуществляется по входу П 7 при условии, что на второй вход схемы 11 с выхода триггера активности поступает сигнал 1).Входные возбуждающие полюсы ПВ предназначены для приема сигналов с выходных возбуждающих полюсов соседних элементов, полюс П 9 - для подачи управляющих сдвигающих импульсов в регистр сдвига. Полюсы П 1, ЛЗ - входные полюсы устройства хранения информации; полюсы П 1 служат также для подачи сигналов в схему сравнения (по- ,азана на фиг. 1 пунктирной линией). Полюсы П 5 предназначены для приема сигналов О выборе направления передачи возбуждения в соседние элементы, выходные возбуждающие полюсы об - для передачи возоуждения ца входные возбуждающие полюсы соседних элементов. Полюсы П 10, П 11 - выходные логические полюсы элемента, предназначены для считывания информации с триггеров устройства хранения информации. Эти полюсы в Однородном устройстве, выполняющем функцию быстродействующего запоминающего, подключаются к общим шинам считывания. При помощи полюса П 12 производится задание режима рабогы логического элемента; при поступлении ца этот полос сигнала 1 логический элемент пропускает сигналы с выходов триггеров устройства хранения информации ца полосы Л 10, П 11 без инверсии (когдатриггер активности находится в состоянии1); при поступлении на;полюс П 9 сигналаО логический элемент пропускает сигналы5 с выходов триггеров устройства хранения инфор,мации на полюсы П 10, П 11 с инверсией(когда триггер активности находится в состоянии 1). Полюс П 4 - вход установки в Отриггеров устройства хранения информации;О полюс П 7 предназначен для установки в Отриггеров устройства хранения информацииври условии, что триггер активности находится в состоянии 1. Полюс П 13 - управляющий вход схемы совпадения, предназначендля задания режима работы элемента; приподаче ца этот полюс сигнала 1 ца выходесхемы совпадения установится сигнал 1(при условии, что,код, поступающий ца полюсы П 1, совпадает с кодом, хранящимся злрех триггерах устройства хранения информации, которые подключены ко входамсхем 2); при подаче ца полюс Л 13 сигналаО ца выходе схемы совпадения будет сигнал О. Полос П 14 - управляющий входлогического элемента; если на этот вход с выхода триггера активности поступает сигнал1, то разрешается передача (считывание)сигналов с триггеров устройства хранения информации на логические выходы П 10, П 11зО (сигналы передаются с инверсией или без инверсии в зависимости от значения сигнала цаполюсе П 12). Полюс П 12 - вход управленияприемом информации в триггеры устройства 5; если на этот вход с выхода триггера активности поступает сигнал 1, то сигналы свходных полюсов П 1, ПЗ проходят через схему 7 ца входы 1 стройства 5 и устанавливаюттриггеры в нужное состояние,Полосы П 5 могут быть объединены, например, с полюсами ПЗ,В режиме Настройка осуществляетсяьвод исходных данных в запоминающие ячейки элементов однородного устройства. Длязадания этого режима нужно ца полюс П 134 подать сигнал 0 после чего настройка элементов осуществляется известным способом,Для задания режима Вычисление нужноца полос 1713 подать сигнал 1, что разрешает прохождение сигналов с выходов схем 35 О через схему сопадения 2 ца вход триггераактивности (см, ф л. 1). В этом режиме цауправляющие входы П 1, ПЗ подается информация, подлежащая Оораоотке, а с пол 10 сонЛ 10, П 11 снимается результат обработки.Рассмотрим работу элемента ца следующем примереДопустим, все триггеры активпости всехэлементов решетки находятся в состоянии О,и требуется уста,новить в 1 (возбудить)триггер активности элемента с оордицатамце, 1 (см, фиг. 3). Для этого нужно ца полюсы П 1 подать такой код, который оыл записан в этот элемент в режиме Настройка.Это привсдег к тому, что на выходе схемы65 совпадения 2 выбираемого элемента возникаетБсгнал 1, который ц установит его триггер активности в состояние 1. После возбуждения триггера активности мо)кет быть произведена или выдача (считывание) информации, хранящейся в триггераустройства хранения информации выбранного элемента, или - запись новой информации в запоминающие ячейки этого элемента. Считывание информации может осуществляться как с разрушением, так и без разрушения. Если требуется записать новую информацию в запоминающие ячейки выбранного элемента, то это можно осуществить путем подачи нового кода на полюсы П 1, ПЗ (см. фиг. 1). Таким образом, выборка любого элемента (нсзавпсихо от его местодоложсция в решетке) может осуществляться за однц такт, Это достигается тем, что каждому элеме)пу цли группе элементов (массиву) в процессе настройки решетки может быть присвоен свой адрес, который, если требуется, может быть изменен в,процессе вышслеция или в процессе повторной настройки.Если в процессе настройки (вычисления Одно и то же имя 1 Ялрсс) прпсВоить гр 1 ппе элементов, то при подаче этого адреса ца пол)осы П 1 возбудятся триггеры активности одноименных элементов, т. е. за один такт можно считать информацию с ячеек памяти нескольких элементов.Передачу возбуждения по принципу близкодейств 5 ия, т. е. от элемента к элементу выгодно использовать, когда команды следуют одна за другой по порядку (цохер команды соответствует порядковому номеру запоминающей ячейки решетки, где хранится содержацие данной команды). Такими обычно являются команды, реализующие программу. В случае команд условного и безусловного пе- РЕХОДОВ, КОТОРЫЕ ВЫЗЫВЯ 10 Т ЦЗМСНСЦИЕ ПОР- мяльпого Пор 51 лкя слсдОВя.И 5 еО:)12 п,1, Выбо)- еу элементов решетки выгодно:роизволцть путем возбуждения триггер етцвцости по шипам П 1 (см. фцг, 1),бПредлагаемый элемент с прогрямчцруечойструктурой существенно повышает быстродействие однородного устройства (по быстролействшо такое устройство це уступает устройстВам с координатной выборкой элементов) и ) величивает его логические возможности, тае еак можно за один такт реализовать логические функции многипеременных.Предлагаемое однородное устройство особенно выгодно реализовать в интегральном пополнении, так кае к числу выводов интегральных схем предъявляются весьма жесткие требования.Вместостройства ранения информациис параллслыпям способом записи можно псдпользовать устройство последовательного типа - регистр сдвига. часть выходов которого нужно подключить е первым входам сем Логическая равцозцачность, а вторые во- ДЫ ЭТПСХСМ ЦЖНО ПОД 1 Л)ОЧЦТЬ 1. ВЫОЛЯМ дополнительного регистра сдвига, предназцачешого лля хранения адреса (имени) элемента. В этом случае число выводов сокращается ло мцццмума, олцаео быстродействие устройства снижается в и;)аз, где л - количество разрядов в регистре сдвига. Предмет изобретенияЭлемент вычислптелы)ой среды с переменной структурой настройки по авт, св,зо ЛЪ 255654, от,гиа)оцйся тем, что, с цельюповышения быстродействия олцород)ного устройства, оц содержит схему совпадения цгруппу схем Логическая равнозначность,первые и Вторыс входы которых,подкгпочецыз) соответстве;шо е части волов ц выолов устройства храпения цирор)яццп, а выходы - еоилсдам семы овцялс 1:и, полсослцнешойсвопм вьолом ео году триггера активности, Выход еотОРОГО цолел 10 сц к УИ 1)ЯВ.1 Я 1040 гцсму волу лог)есс ого элемента, управляя)- иИЙ ВОЛ сс.,1 ы сов:ЯЛс:и 51 ПОЛЫ,11)чсн е цс 1 О 111 Е Ч У:1 Р 1) 1.1 Я 1):111 С 11 Г 1 Я:10 В,стиицггсль Л. А. Платин1(ор,рскт орви Е,Усова и 1 олякова сдактор агорская типограсрия Заказ 5403 Изд. М 1231 Тирагк 500 11 НИИПИ 1 омптста ио делам изобретений и открытий ириМосква, Ж, Раушская иаб., д. 43 3. И. арасоваПодписи зс иистров СССР