Приемник цифрового биполярного сигнала

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19) Я Ь 27/14 ОСУДАРСТНЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ИЗОБРЕТЕНИ РСНОМУ СВИДЕТЕЛЬСТВУ 8 24-09 РОВОГО БИПОЛЯРН 54) ПРИЕМНИКИГНАЛА57) Иэобретевязи. Цельомехоустойчиходной согла электроовышение содержит ) 1, соие относит изобретения -ости. Приемникующий блок (В(71) Специнологиче скством приуниверсите.87. Бюл. У 15альное конструкторско-техое бюро с опытным производ Белорусском государственно те им. В.И,Ленинаопков и В.Л,Кириллов 76.52(088.8)ское свидетельство СССР кл, Н 04 Ь 27/10, 1984,стоящии иэ согласующего усилителя 9,дифференциатора О, сумматора 11, фазовращателя 12, усилитель-ограничитель 2, триггер 3, сумматор 4 по модулю два, формирователь 5 импульсов,селектор 6 уровней, амплитудный дискриминатор 7 и решающий блок (РБ) 8.Приемник позволяет с высокой достоверностью восстанавливать цифровойсигнал, переданный с предельной скоростью, за счет полной компенсациимежсимвольных искажений сигнала в ВСБ1 и устойчивой работы устр-ва прифлуктуации фазыЦель достигаетсявведением сумматора 4 по модулю два,селектора 6 уровней и РБ 8. Приемникпо п.2 ф-лы отличается выполнениемВСБ 1. 1 э,п.ф-лы, 2 ил.Изобретение относится к электросвязи и может быть использовано всистемах передачи дискретной информации,Цель изобретения - повышение помехоустойчивости.На Фиг.1 приведена структурнаяэлектрическая схема предлагаемогоприемника, на фиг.2 - временная диаграмма,ЮПриемник цифрового биполярногосигнала содержит входной согласующийблок 1, усилитель-ограничитель 2,триггер 3, сумматор 4 по модулю два,формирователь 5 импульсов, селекторб уровней, амплитудный дискриминатор7, решающий блок 8,Входной согласующий блок 1 содержит согласующий усилитель 9, дифференциатор 10, сумматор 11, Фазовраща 20тель 12Приемник работает следующим образом,Сформированный на передающей сто -роке цифровой биполярный сигнал(например, фиг,2 а) затухает в линииза счет потерь в проводниках и искажается за счет неравномерности амплитудно-частотной характеристики(АЧХ) и нелинейности фазочастотнойхарактеристики (ФЧХ). Согласующийусилитель 9, согласованный с конкретной линией связи, частично компенсирует потери в линии. Коэффициент уси 34ления гго постоянный в полосе пропус-кания информационных частот и уменьшается в полосе задержания, обеспечивающей подавление высокочастотнойпомехи Дифференциатор 10 выполнен40на операционном усилителе и обеспечивает линейную фильтрацию, т,е. подавление низкочастотной помехи и компенсацию больших неравномерностей затухания амплитуд при линейной ФЧХ.Фазовращатель 12 осуществляет фазовыйсдвиг сигнала "0" 180.Такой вращатель 12 являе гся Фазовым Фипьтром с коэффициентом переда -чи, равным единице, который позволяетс использованием сумматора. 11 осуществлять компенсацию фазовых искажений, вносимых нелинейностью ФЧХлинии связи. В комплексе входной согласующий блок 1 позволяет искгпочитьмежсимвольные искажения и другие помехи.После такой обработки сигнал приобретает форму (фиг,2 б) с выраженными признаками инФормационных символовф 1 н 10 ниДальнейшая обработка сигнала осуществляется следующим образом,Сигнал (фиг.2 б) поступает на. входусилителя-ограничителя 2, который содержит схему усиления с амплитуднымограничением и схему нулькомпаратора,Сформированный сигнал (2 в) поступаетка второй вход триггера 3, на первыйвход которого подается импульсныйсигнал, сформированный в селекторе буровня (фиг.2 г) и в амплитудном дискриминаторе 7 (фиг.2 д). Триггер 3устанавливается в единичное состояниепо переднему фронту импульсов, поступающих с. амплитудного дискриминатора7 на первый вход триггера 3, тогда,когда на втором входе сигнал единич -ного уровня, и устанавливается в нулевое состояние, когда на втором входе сигнал нулевого уровня (фиг.2 е),На входы сумматора 4 по модулю двапоступают сигналы с выхода триггера3 и с выхода усилителя-ограничителя2, на входе которого формируется тактовая частота посылок (фиг.2 ж). Сумматор 4 по модулю два является логической схемой ИСКЛЮЧАЮЩЕЕ ИЛИ.Формирователь 5 импульсов по заднему Фронту импульсов тактовой частоты Формирует короткие импульсы необходимой длительности (фиг,2 з) и выполнен по схеме одновибратора, Решающий блок 8 является синхронным триггером, если информация в дальнейшемтранслируется в последовательном коде (Фиг.2 и), либо сдвиговым регистром если информацию необходимо представить в параллельном коде.На первый вход решающего блока 8поступает информация с амплитудногодискриминатора 7, а на второй " стробирующиг импульсы с Формирователя 5импульсов. По стробирующим импульсамрешающий блок 8 устанавливается либонулевое состояние (определяет логический "0"), либо единичное (определяет логическую "1") в зависимостиот уровня инФормационного сигнала(Фиг.2 д). Причем любые Флуктуации порога (фазы) инФормационного импульса(Фиг,2 д) автоматически сказываютсяна Флуктуации стробирующих импульсов(Фиг,2 ж), чем обеспечивается помехоустойчивая работа решающего блока 8,Таким образом, устройство позволяет с высокой достоверностью восста1305889 Составитель О.ГеллеТехред Л. Сердюкова Редактор И.ГорнаЗаказ 1467/57 ектор М.Самборс ираж 639рственногобретенийЖ, Рауш одписн ВНИИПИ Гос по делам 113035, Москвкомитета СССР открытий кая наб., д, 4/ Проектная оизво енно-полиграфическое предприятие, г, Ужгоро навливать цифровой сигнал, переданныйс предельной скоростью, за счет полной компенсации межсимвольных искажений сигнала во входном согласующемблоке 1 и устойчивой работы устройства при флуктуации фазы. формула изобретения 1Приемник цифрового биполярно О го сигнала, содержащий входной согласующий блок, выход которого соединен с входом усилителя-ограничителя, формирователь импульсов, амплитудный дискриминатор, выход которого подклю чен к первому входу триггера, о т - л и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости, введены сумматор по модулю два, решающий блок и селектор уровней, вход 20 которого подключен к входу усилителя- ограничителя, выход которого соединен с первым входом сумматора по модулю два и вторым входом триггера, первый25 вход которого соединен с первым входом решающего блока, второй вход которого подключен к выходу формирователя импульсов, вход которого подключен к выходу сумматора по модулю два, второй вход которого подключен к выходу триггера, при этом выход селектора уровней соединен с входом амплитудного дискриминатора,2. Приемник по п,1, о т л и ч а - ю щ и й с я тем, что входной согласующий блок содержит фазовращатель, сумматор, дифференциатор и согласующий усилитель, выход которого соединен с первым входом сумматора и входом дифференциатора, выход которого соединен с вторым входом сумматора и входом фазовращателя, выход которого подключен к третьему входу сумматора, выход которого является выходом входного согласующего блока, входом которого является вход согласующего усилителя.