Регистр сдвига

(19) (11) А 4 б 11 С 19 28 11 П. Ре в А. М, Торльство СССР7/1 О, 1976.603, кл. Н 03 К 5/18 Ю 0 Об ОО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРпО делАм изОБРетений и ОткРытий А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к вычислительной технике и может быть использовано при проектировании регистров сдвига на основе приборов с переносом заряда. Целью изобретения является уменьшение потребляемой мощности и упрощение регистра сдвига за счет уменьшения числа транзисторов в блоке регенерации и уменьшения числа тактовых входов регистра сдвига. Поставленная цель достигается тем, что блок регенерации содержит коммутирующий транзистор 11, третий зарядный 7 и первый разрядный 8 транзисторы. 2 ил.1 О 1.3 = 1-1 ф 2 - 2 Ът 15 2 О 25 Формула изобретения ЗО 35 40 45 50 55 Изобретение относится к вычислительнойтехнике и может быть использовано припроектировании регистров сдвига на основеприборов с переносом заряда.Цель изобретения - уменьшение потребляемой мошности и упрощение регистра сдвига за счет уменьшения числа транзисторови блоке регенерации и уменьшения числатактовых входов регистра.На фиг. 1 приведена принципиальнаяэлектрическая схема регистра сдвига; нафиг. 2 - временные диаграммы тактовыхимпульсов (а, б) и напряжений в узловых точках схемы регистра сдвига (в - з).Регистр сдвига содержит элементы 1 памяти (показаны два элемента памяти) и блок2 регенерации.Элемент памяти состоит из передаюгцего транзистора 3 и накопительного конденсатора 4. Блок регенерации содержит первый 5, второй 6 и третий 7 зарядные транзисторы, первый 8, второй 9 и третий 10 разрядные транзисторы и коммутируюгций транзистор 11. Показаны такжеинформационные вход 14 и выход 15.Регистр сдвига работает следуюшим образом.Под действием тактовых импульсов Ф 1 иФ 2 (фиг. 2 а, б), подаваемых на соответствующие тактовые входы 12 и 13, информация, представленная наличием (1) илиотсутствием (О) заряда в накопительных конденсаторах, передается в конечном итоге вовремя действия тактового импульса Ф 2 в накопительный конденсатор 4 последнего элемента 1 памяти.При отсутствии информационного заряда (О) потенциал в узле г определяетсявеличиной предварительного заряда этого узла транзистором 5 во время действия тактового импульса Ф 1 и вольтдобавкой, возникающей за счет емкостной связи этого узла с тактовым входом 13, При наличииинформационного заряда потенциал этого узла понижается на величинуЮ= Я/(С+С.),где Я - величина информационного заряда;С - емкость узла г;С. - емкость конденсатора 4.Одновременно происходит также зарядузла д до напряжения1-1 Ф 2 Ъ т,где 11 ф - максимальное значение тактовогонапряжения Ф 2;- пороговое напряжение используемых МДП-транзисторов.До такого же напряжения заряжаетсязатвор транзистора 11 (узел в). Детектирование состояния заряда конденсатора 4последнего элемента памяти происходит вовремя спада импульса Ф 2, В первом случае(при отсутствии заряда) транзистор 8 открытнапряжением вольтдобавки и узел разряжается через транзистор 8 одновременно соспадом напряжения Ф 2. При этом в начальной стадии процесса транзистор 11 экранирует узел ь от тактового напряжения Ф 2, не позволяя разряжаться затвору транзистора 8. В конечной стадии процесса запирается транзистор 9 и, следовательно, протекание тока в цепи транзисторов 11 и 9 невозможно.Во втором случае, если информационный заряд достаточен для того, чтобы компенсировать величину вольтдобавки до такой степени, что в начальной стадии процесса транзисторов 8 оказывается запертым, то при уменьшении напряжения Ф 2 до зна- чения открывается цепочка транзисторов 11 и 9 и разряжается узел г, запирая транзистор 8. В узел д при этом потенциал сохраняется. Импульс тактового напряжения Ф 1 подготавливает схему к следующему периоду, заряжая через транзистор 5 узел г. При этом транзистор 10 фиксирует нулевой потенциал на затворе транзистора 11, препятствуя протеканию сквозного тока по цепочке транзисторов 5, 9 и 11. Регистр сдвига, содержащий элементы памяти, каждый из которых состоит из лере- дающего транзистора и накопительного конденсатора, включенного между затвором и стоком передающего транзистора, причем исток передающего транзистора каждого элемента памяти, кроме первого, соединен со стоком передающего транзистора предыдущего элемента памяти, исток передающего транзистора первого, элемента памяти является информационным входом регистра сдвига, затворы передающих транзисторов нечетных и четных элементов памяти являются соответственно первым и вторым тактовыми входами регистра сдвига, и блок регенерации, состоящий из первого и второго зарядных транзисторов, первого и второго разрядных транзисторов, причем сток и затвор первого зарядного транзистора соединен с затвором передающего транзистора предпоследнего элемента памяти, а исток - со стоком второго разрядного транзистора, затвором первого разрядного транзистора и стоком передающего транзистора последнего элемента памяти, исток второго зарядного транзистора соединен со стоком первого разрядного транзистора, затвором второго разрядного транзистора и является информационным выходом регистра сдвига, отличаюиийся тем, что, с целью уменьшения потребляемой мощности и упрощения регистра сдвига, блок регенерации содержит коммутируюший транзистор, сток которого соединен с истоком второго разрядного тран1298806 нКор рекПодпис итель А. ДерюИ. Верес590ССР по деламРаушская ндприятие, г. У Состав бо ТехредТираж дарственного комитета С 3035, Москва, Ж - 35, нно-полиграфическое пре р О. Луговае Редактор А. Са Заказ 75 П 54 ВНИИПИ Гос изобретений н открытий б., д. 4/5жгород, ул. Проектная, 4 роизводств зистора, третий зарядный и третий разрядный транзисторы, причем исток третьего зарядного транзистора соединен со стоком третьего разрядного транзистора и с затвором коммутирующего транзистора, а сток и затвор - с истоком третьего разрядного транзистора, стоком и затвором второго зарядного транзистора и с затвором передающего транзистора последнего элемента памяти, затвор третьего разрядного транзистора соединен с затвором передающего транзистора предпоследнего эпемента памяти,