Статистический анализатор конечной разности фазы сигнала

стоянный запоминающий блок 13, цифроаналоговый преобразователь (ЦАП) 14,управляемый делитель 15 напряжения,управляемый генератор 16 тактовыхимпульсов,Входом статистического анализато" ра конечной разности первого порядка фазы сигнала служат объединенные вхо ды управляемого фазовращателя 1 и формирователя 2 опорного колебания, Выход управляемого фазовращателя 1 присоединен ко входу аналогового запоминающего блока 3, выход которого подключен к объединенным входам первого и второго каналов преобразователя, в каждом из которых последовательно соединены соответственно первый и второй узлы выборки и хранения 4 2 д и 5, первый и второй аналого-цифровые преобразователи 6 и 7, первый и второй накапливающие сумматоры 8 . и 9, первый и второй отсчетные блоки 10 и 11, Объединенные входы стро бирования узла выборки и хранения и аналого-цифрового преобразователя первого и второго каналов преобразования подключены соответственно к первому и второму выходу формирователя 12 стробирующих импульсов, сигнальный вход которого присоединен к выходу Формирователя 2 опорного колебания. Выходы накапливающих сумматоров 8 и 9 подключены к Раздельным входам постоянного запоминающего блока 13, выход которого присоединен к последовательно включенным цифроанаговому преобразователю 14 и управляемому делителю 15 напряжения Выход котОРОГО ЯвлЯется входом управления управляемого фазовращатеня 1. Объединенные входы стробирования накапливающих сумматоров 8 и 9 и тактовые входы постоянного запоминающего блока 13, цифроаналого вого преобразователя 14 и управляемого делителя 15 напряжения подключены к цепи "Время измерения". Первый и второй выходы управляемого генератора 16 так.-овых импульсов присоединены соответственно к первому и второму тактовым входам аналогового запоминающего блока 3, у которого первый тактовый вход объединен с тактовым входом Формирователя 2 опорного колебания. Вход управления управляемого делите-, ля 15 напряжения, управляющий вход формирователя 12 стробирующих импульсов и вход управляемого генератора 16 тактовых импульсов объединены и образуют управляющий вход статистического анализатора.В исходном состоянии отсчетные блоки 10 и 11, накапливающие сумматоры 8 и 9, ЦАП 14 обнулены, в первый регистр ЦАП управляемого делителя 15 напряжения записан код, соответствующий первому значению ч, а второй регистр этого ЦАП обнулен. При этом напряжение на выходе управляемого делителя 15 напряжения равно нулю и фазовый сдвиг, вносимый управляемым фазовращателем 1, равен нулю.Статистический анализатор конечной разности Фазы сигнала работает следующим образом,На вход анализатора поступает исследуемый сигнал (фиг.2 а)Ч(с) =П . зз.п(сдЕ+ч ) .Цикл измерения начинается с появления переднего фронта импульса в цепи "Время измерения", Вещественный параметр характеристической функции ч задается с помощью аналогового запоминающего блока 3 и управляемого генератора 16 тактовых импульсов.Дискретные значения исследуемого сигнала записываются в аналоговый запоминающий блок 3 в течение периода входного сигнала с частотой Й, задаваемой управляемым генератором 16 тактовых импульсов, а затем считывается с частотой ч Ет, задаваемой тем же генератором тактовых импульсов. Таким образом, на выходе аналогового запоминающего блока 3 получаются отрезки исследуемого сигнала с умноженной в ч раз частотой и Фазой (фиг.2 в).Ч (С) =У з 1 пчыС+ъ (СЦи длительностью, равной периоду входного сигнала, деленному на ч. Формирователь 2 опорного колебания представляет иэ себя аналоговую линию задержки, которая, задерживая исследуемый сигнал на время о, формирует опорное колебание. Формирователь 12 стробирующих импульсов формирует из опорного колебания две сдвинутые на четверть периода последовательности стробирующих импульсов, частота следования которых равна частоте сигнала на выходе аналогового запоминающего блока 3, Начало этих стробирующих импульсов задержано на время С относи"515962 тельно момента перехода исследуемого сигнала через нуль из области отрицательных значений в область положительных значений (фиг.2 г,д).УВХ 4 интегрирует поступающий на ,его сигнальный вход исследуемый сигнал с умноженными в ч раз частотой и Фазой за время действия строб-импульса на его входе стробирования. Б результате интегрирования на выходе УВХ 4 получаем сигнал:1; Т(РП уа(й)"Пвдпчый+ч(с)1. с 1=15(оГ 1 Ч ( 1)3-Ю "ы - +ч(с + - )11,Т Т2 ч2 ч 70 6Вф(ч) - оценки действительной и мнимой частей характеристической функции случайного процесса Ц(1), то для симметричных законов распределения с нулевым средним значением В(ч) О, каким является случай процесса 1 =ф)+и)и, можно записать характеристическую функцию9 (ст)=А (ч)+дВ (ч)=О(т). ехр(дчигс)=1 А "(ст)+дй(ч)3 ехр(дчсдТ),Поскольку В+(ч)=0, то6 (ч) =А"(ч) ехр(1 чиК) =А (ч) соя чсир +дА"(ч)х в пч ( у 5Так как стробирующие импульсы на входе стробирования УВХ 5 сдвинуты относительно стробирующих импульсов УВХ 4 на четверть периода, то на выходе УВХ 5 получаем сигнал+ ЗтФчП яП вьп;сй+ч(й) =йт,1;+74 чНапряжения с выходов узлов 4 и 5 выборки и хранения поступают на входы АЦП 6 и 7. При этом запуск АЦП 6 и 7 производится по окончании действия стробирующего импульса, т.е, к моменту окоччания интегрирования в УВХ 4 и 5, После завершения аналого-цифрового преобразования на выходе "Конец преобразования" АЦП Формируется импульс, который, поступая на вход синхронизации соответствующего накапливающего сумматора, суммирует код, сформированный на выходе АЦП, с кодом, записанным к настоящему моменту времени в накапливающем сумматоре. Первый цикл работы анализатора заканчивается по заднему фронту первого импульса на входе "Время измерения", Таким образом, если за время измере" ния будет реализовано 2 И периодов входного сигнала, в накапливающих сумматорах будут получены цифровые коды чисел:ъ )рйА= - ;Е сов ъ.ч(е ) +ъ-м) с 3И 1 ф1(1В (ч) -япчЧ(С)+чцЧ1=Огде Хч), В(ч) - оценки действительной и мнимой частей характеристичес-, кой функции случайного процесса 1= ц(1)+дь. Если считать, что А+(ч),2 О СледовательноА (ч) =А+(ч) совчсоС В (ч) =А ф(ч) в 3.пуш25 Решив эту систему уравнений относительно мС, получим соотношение ыС = агсса А1 В (ст)ч А ъ)Для любого ст можно определитьдалее проводить автоматическую компен.сации Фазового сдвига и:,Компенсация производится следующим образом.35На адресную шину блока 13 подаются два цифровых кода: первый - с накапливающего сумматора 8 на старшуюполовину разрядов адресной шины блока 13, второй - с накапливающего сум О матора 9 на:падшую половину разрядовадресной шины блока 13. При перепаде из "1" в "0" импульса в цепи "Вре"мя измерения происходит считываниекода иэ ячейки запоминающего блока 45 13, адрес которой соответствует кодуна адресной шине блока 13, в регистрЦАП 14. Этим же перепадом осуществляется запуск ЦАП 14. После цифроаналогового преобразования на вход 5 О управляемого делителя 15 напряженияподается напряжение, пропорциональноечит 3, На этом подготовительный этап(Фиг.2 б) заканчивается и начинаетсянепосредственное измерение отсчетовхарактеристической Функции конечнойразности Фазы сигнала.По приходу очередного переднегоФронта импульса в цепи "Время изме рения" (Фиг,2 б) происходит перезаЪ30 Ч(С) "У,в ьпш С+ У(С) -АС 2 эа на входах УВХ 4 и 5 получают напряжения, прямо пропорциональные ве- личинам Ч(Ч,С)=совар(С)+ЧАС-чсЯ 1,ч э (чр С) =93.пчу(С)+чшчюСЯ 35 В накапливающих сумматорах 8 и 9получают коды чисел, пропорциональных действительной и мнимой составляющим характеристической функции конечной разности первого порядка фазысигнала с компенсированным фазовымсдвигом шоА(ч) р . Ч.(ч,С),К1 МкВ (ч)= р Х 7, (ч,С),=1где Б - количество кодов, просуммированных накаливающим сумматоромза время действия импульса "Времяизмерения". 40 45 пись кода из первого регистра ЦЮТ, управляемого делителя 15 напряжения во второй регистр этого ЦАП, а в первый регистр ЦАП записывается код, соответствующий очередному значению ч, и напряжение на выходе ЦАП 14 делится в управляемом делителе 15 напряжения. Коэффициент деления управляемого делителя напряжения соответствует коду, 10 записанному во втором регистре ЦАП управляемого делителя 15 напряжения. Выходное напряжение управляемого делителя напряжения, соответствующее юЗ, подается на вход упРавления управляемого фазовращателя 1, который при этом вносит фазовый сдвиг, равныймУправление блоком 131 ЦАН 14 делителем 15 осуществляется таким образом, что напряжениена выходе управляемого делителя 15 напряжения за цикл измерения не изменяется, при этом в течение времени измерения управляемый фазовращатель 1 вносит постоянный фазовый сдвиг фЪ, получен ный в первом подготовительном этапе измерений. Во втором и последующих циклах измерения на вход блока 3 подается сигнал вида Результаты измерения, находящиеся в регистрах памяти накапливающих сумматоров 8 и 9, индицируются в отсчетных блоках 1 О и 11. Наличие оценок характеристической функции, измеренйых при различных значениях вещественного параметра ч, позволяет в аналитическом виде установить статистические характеристики конечной разности первого порядка фазы сигнала.Таким образом, введение постоянного запоминающего блока, цифроаналогового преобразователя, управляемого делителя напряжения и управляемого фазовращателя позволяет повысить точность измерения оценок характеристической функции конечной разности первого порядка фазы сигнала при неизвестной частоте входного сигнала.Формула изобретенияСтатистический анализатор конечной разности Фазы сигнала по авт.св. Р 1422182, о т л и ч а ю щ и й с я тем, что, с целью повышения точности измерения оценок характеристической функции конечной разности первого порядка фазы сигнала при изменении частоты исследуемого сигнала, введены управляемый фазовращатель, управляемый делитель напряжения, цифроаналоговый преобразователь и постоянный запоминающий блок, входы которого соответственно подключены к выходам накапливающих сумматоров, выход присоеди" нен к последовательно включенным циф" роаналоговому преобразователю и управляемому делителю напряжения, выход которого подключен к входу управления управляемого фаэовращателя, высокочастотные вход и выход которого присоединены соответственно к входу анализатора и входу аналогового запоминающего блока, причем к цепи "Время измерения" подключены тактовые входы постоянного запоминающего блока цифроаналогового преобразователя и управляемого делителя напряжения, вход управления которого присоединен к управляющему входу статистического анализатора.596270Составитель я. МакаревичРедактор Н. Горват Техред Олийнык Корректор Т. Малец Заказ 2907 Тираж 550 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101