Логическая ячейка

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9) 111 03 ВСЕгОК 1"-"ПИСАНИЕ ИЗОБРЕТ ТЕ . ВИСЯЫОТЕы У едениемновыми го элемента достигается третьего источника тока Функциональными связями зисторами, Логическая я жит транзисторы 1,3,6,7 ники тока 4, 17 и 18, р и 15, шины 2 и 9 опорно шину 16 питания. Для со уровней логических сигн первого логического вхо пает на базу транзистор вторител ой логич эмиттерныинию с извеспредложеннавысоким быснии высокой1 ил,(54) ЛОГИЧЕСКАЯ (57) Изобретени ной технике, вэлементам. повьдпение быстр ЯЧЕИК ейка обл ействием е относится к имп с. частности к логичесЦель изобретенияодействия логическопри сохране енности.ким помехоз ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ВТОРСНОМУ СВИДЕТЕЛ(56) Авторское свидетельство СССРФ 1200413, кл. Н 03 К 19/086, 198Алексенко А. Г., Шагурин И. И,Микросхемотехника. М: Радио исвязь, 1982, с. 77, фиг. 2,24,между тран ейка содер и 8, источ зисторы 14 о напряжен ласования лов сигнал а 5 посту 3 через По сравнеой ячейкой адает болееИзобретение относится к импульсной технике, а именно к логическим элементам ЭСЛ типа,11 елп изобретения - повышение быстродействия устройства.На чертеже представлена принципиальная схема логической ячейки.Логическая ячейка содержит первый транзистор 1, база которого соединена с первой шиной 2 опорного напряжения, эмиттер соединен с эмиттером второго транзистора 3 и первым источником тока 4, база транзистора 3 подключена к первому входу 5, эмиттери третьего и четвертого транзисторон 6 и 7 подключены к коллектору транзистора 3, бази третьего и пятого транзисторов 6 и 8 соединены с второй шиной 9 опорного напряжения, базы четвертого и шестого транзисторов 7 и 10 подключены к второму входу 11, коллекторы транзисторов 6 и 7 подключены к первому и второму выходам 12, 13 и через первый и второй резистори 14 и 15 - к нице питания 16, кол.1лекторы транзисторов 6 и 7 соединены с коллекторами транзисторов 10 и 8, коллектор транзистора 1 соединен с коллектором транзистора б, второй и третий источники тока 17 и 18 подключены к эмиттерам транзисторов 6 и 8.Логическая ячейка работает следующим образом,При уровне логического сигнала на входе 5, соответствующем уровню логического "0", т.е, чиже напряжения ца первой шине 2 опорного напряжения токисточника тока протекает через транзистор 1 и через резистор 14, создавая на выходе 12 сигцал ллогический "О в отсутствие токачерез резистор 14.лВ зависимости от урон ця лог ич еского сигнала на входе 11 токисточника тока 17 будет протекать или через открытий транзистор 7 и резистор 15, создавая дополнительныйсигнал на выходе 13 лпл,лл = ллп -1 К, или через откритый транзистор 6 и резистор 14, создавая вместе с током 1 сигнал ,(1 + 1 ) К на выходе 12.ллпТаким образом, н зависимости от комбинации сигналов на входах 5, 11 и используемого ыхода 12 (131 уров ни логических сигналов на ниходе 12 131 ячеек будут изменяться для уров;ця логиче.ской единицы от щ,до пп - 1, К и для уровня логическогонуля от 1,п - 1, К до и -(1, +1 ) К,5 т,е. логический перепад изменяетсяот лл 1 ллол-,ллллл (1, + 1) доАопмлллл(1, - 1 )Транзисторы 8 и 10 подключенытаким образом, что при любом уровнелогического сигнала на входе 11 токисточника тока 18 протекает черезрезистор, по которому н данный момент не протекает ток источника тока17. При этом для любой комбинациисигналов на первом и втором логических входах 5 и 11 независимо от используемого выхода уровень логичесуронец логического= 1 - (1 + Т. ) К т.е, логичесяп - .зсзкий перепад всегда одинаков и равенгде О,п - напряжение на шине питания 16;К - сопротивление резисторов14 и 15;ьО, - логический перепад на выходах 12 и 13.Принцип работы и эффект повышениябыстродействия и/или помехозащищенцости сохраняется, если: нагрузочныерезисторы 15 и 14 подключены к шинепитания 16 не непосредственно, ачерез общий резистор; к выходам35 12 и 13 подключены согласующие эмиттерцие повторители; база транзистора 1 является первым логическимвходом, а к базе транзистора 3 подк;почец первый источник опорного наплл рях;ения и/или объединенные базытранзисторов 6 и 8 являются вторымлогическим входом, а к объединеннымбазам транзисторов 7 и 10 подключенвторой источник опорного напряжения45 для согласовация уровней логическихсигналов сигнал с первого логического входа 5 поступает на базу транзистора 3 через эмиттерний повторитель.По сраннению с известной логичес 50 кой ячейкой предложенная логическаяячейка обладает более высоким быстро.действием при сохранении достаточновысокой помехоэащищенности,55 Формула изобретенияЛогическая ячейка, содержащая дна источника тока, база первогоЗаказ 4141/58 Тираж 816 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д.4/5 Производственно-полиграфическое предприятие, г.ужгород, ул, Проектная, 4 транзистора соединена с первой шинойопорного напряжения, эмиттер соединен с эмиттером второго транзистора и первым источником тока, базавторого транзистора подключена к.первому входу, эмиттеры третьего ичетвертого транзисторов подключенык коллектору второго транзистора,базы третьего и пятого транзисторовсоединены с второй шиной опорногонапряжения, базы четвертого и шестого транзисторов подключены к второму входу, коллекторы третьего ичетвертого транзисторов подключенык первому и второму выходам и соот 56 4ветственно через первый и второйрезисторы - к шине питания, эмиттеры пятого и шестого транзисторовсоединены, от л и ч а ю щ а я с ятем, что, с целью повышения быстродействия устройства, введен третийисточник тока, коллекторы третьегои четвертого транзисторов соединенысоответственно с коллекторами шестого и пятого транзисторов, коллекторпервого транзистора соединен с кол"лектором третьего транзистора, авторой и третий источники токаподключены к эмиттерам третьего ипятого транзисторов.