Устройство для определения количества единиц в двоичном числе

(51) 4 С Об Е 11/10 РЕТЕНИ ИСЛЕчис -ляобрес Ж 4 й ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ А ВТОРСНОМУ СВИД(56) Авторское свидетельство СФ 1005026, кл, С 06 Г 5/02, 19Авторское свидетельство ССС11 964627, кл. С 06 Р 5/02, 198(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИКОЛИЧЕСТВА ЕДИНИЦ В ДВОИЧНОМ Ч.фВ,г",тенця является увеличение функциональной надежности устройства. Устройство содержит д-разрядный регист1, информационные входы 2 устройствпервую группу 3 (К) элементов И,где К - и/2, вторую группу 4 (п-К элементов И, третью группу 5 и элементов И, два элемента ИЛИ 6 идва элемента И 8 и 9, два счетчика10 ц 11 импульсов, сумматор 12, информаццоццый выход 13 устройства,элемент ИЛИ-НЕ 14, триггер 15, тактовый вход 16, вход 17 запуска иуправляющий выход 18 устройства.1 ил.1236484 1также будет нулевые сигналы, а наего выходе возникает единичный сигт- нал, который переводит триггер 15в нулевое состояние. Элементы И 8 и 95 закрываются и подсчет числа единицзаканчивается. В счетчиках 10 и 11импульсов фиксируется число единицв соответствующих половинах регистра 1, на выходе сумматора эафикси 1 О руется число единиц в двоичном кодевходного числа, а на управляющемвыходе 18 устройства возникает единичный сигнал, свидетельствующий озавершении процесса подсчета единиц15 и возможности считывания числа единиц во входном числе с информационного выхода 13 устройства,Формула,ооретение относится к вычислительной технике и может быть использовано в устройствах контроля дискреной информации.Целью изобретения является повышение функциональной надежности устройства.На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит и-разрядныйрегистр 1, информационные входы 2устройства, первую группу 3 (К)элементов И, где К = (и/2), вторуюгруппу 4 (и-К) элементов И, третьюгруппу 5 . элементов И, первый 6и второй 7 элементы ИЛИ первый 8 ивторой 9 элементы И, первый 10 ивторой 11 счетчики импульсов, сумматор 12, информационный выход 13устройства, элемент ИЛИ-НЕ 14, триггер 15, тактовый вход 16, вход 17запуска и управляющий выход 18 устройства,Устройство работает следующимобразом.В исходном состоянии и-разрядныйрегистр 1, счетчики 10 и 11 импульсов и триггер 15 обнулены. На информационные входы 2 подается двоичныйкод числа, а на вход 16 - тактовыеимпульсы, Работа устройства начинается по сигналу запуска, подаваемомуна вход 17 запуска, который переводит триггер 15 в единичное состояние,В результате этого элементы И 8 и 9открываются и осуществляется одновременный подсчет числа единиц вобоих половинах и-разрядного регистра 1. С помощью элементов И первойгруппы 3 и второй группы 4 в каждойполовине производится выделение старшей единицы. Единичный сигнал поступает через элемент ИЛИ 6 (7) на первый вход элемента И 8 (9), Тактовый импульс поступает через элемент И 8 (9) на вход счетчика 10 (11) импульсов и одновременно через соответствующий элемент И третьей группы 5 устанавливает в нуль соответствующий разряд регистра 1. Далее выделяется следующая единица н описанный процесс повторяется. Когда все разряды регистра 1 обнуляются, на всех входах элементов ИЛИ 6 и 7 возникают нулевые сигналы, в результате чего на всех входах элемента ИЛИ-НЕ 14 25 ЭО Э 5 40 45 55 изобретения Устройство для определения количества единиц в двоичном числе, содержащее и-разрядный регистр, два элемента ИЛИ, два элемента И, два счетчика импульсов, триггер, первую группу (К) элементов И (К-и/2), вторую группу (и"К) элементов И, третью группу и элементов И, выход первого элемента ИЛИ подключен к первому входу первого элемента И, второй вход которого подключен к тактовому входу устройства, а выход - к счетному входу первого счетчика импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения функциональной надежности, в него введены элемент ИЛИ-НЕ и сумматор, выход, которого является информационным выходом устройства, а первые и вторые входы подключены к выходам первого н второго счетчиков импульсов соответственно, первый вход второго элемента И подключен к выходу второго элемента ИЛИ и первому входу элемента ИЛИ.-НЕ,второй вход которого соединен с выходом первого элемента ИЛИ, а третий вход объединен с управляю" щим выходом устройства и подключен к нулевому выходу триггера, единичный выход которого соединен с третьими входами первого и второго элементов И, установочный вход триггера является входом запуска устройства, а вход сброса триггера соединен с выходом элемента ИЛИ-НЕ, второй вход второго элемента И подключен к тактовому входу устройства, а выход подключен к счетному входу второго(К+1), (К+2) и-го элементов И третьейгруппы, выходы которых соединеныс входами сброса соответствующихразрядов и-разрядного регистра, второй вход (К+1) элемента И третьейгруппы соединен с первым входом второго элемента ИЛИ и единичным выходом (К+1) разряда и-разрядного регистра, вторые входы элементов И с 10(К+2) по и третьей группы соответственно объединены с входами с 2 по(К-и) второго элемента ИЛИ и подключены к выходам соответствующих элементов И второй группы, первый вход 1ь-го элемента И второй группы+а-го разряда п"разрядного регистра,84 4выход первогО элемента И соединен с первыми входами элементов И с 1 по К-й третьей группы, выходы которых соединены с входами сброса соот. ветствующих разрядов и-разрядного регистра, а вторые входы - объединены с соответствующими входами пер" вого элемента ИЛИ, первый вход первого элемента ИЛИ соединен с единичным выходом первого разряда и-разрядного регистра, а -й вход (=2 К) первого элемента ИЛИ соединен с выходом (х)-го элемента И первой группы, первый вход которого соединен с единичным выходом (-1) разряда п-разрядного регистра, а 1-й вход Я=2,31) подключен к нулевому выходу (3-1)-го разрядаразрядного регистра , установочные входы которого являются информационными входами устройства.