Устройство регулирования уровня сигнала

)4 Н 03 С 3/2 ОМИТЕТ СССРНИЙ И ОТНРЬГПФ ГОСУД АРСТВЕННЫИ ПО ДЕЛАМ ИЗОБРЕ Ц " ОПИСАНИЕ ИЗОБРЕ И АВТОРСКОМУ СВИДЕТЕЛЬСТВ НИ(54) УСТРОЙСТВО РЕГУЛИРОВАНИЯ УРОВНЯСИГНАЛА(57). Изобретение относится к областирадиотехники. Цель изобретения - расширение диапазона регулирования при сохранении уровня шума в перегрузочной способности по входу. В режимепокоя макс.козф. передачи устройствасоответствует нулевое напряжение науправляющем входе 33 относительно общей шины 34. Нулевое напряжение также на входе второго дополнительногооперационного усилителя (ДОУ ) 26.Токи покоя логарифмирующих и антилогарифмируюших: транзисторов (АЛТ)одинаковы. При подаче отрицательногонапряжения на управляющий вход, соответствующего уменьшению коэф. переда1223340 чи до 1 (ОдБ), часть этого напряжениячерез дополнительный резистивный делитель 25 поступает на вход ДОУ 26.Токи покоя и коэф. передачи АЛТ 3и 4 неизменны. Вводимое затуханиеопределяется логарифмическими усилителями, в которых токи покоя дополнительных транзисторов (ДТ) 5, 6,макс, переменный ток через них икоэф, передачи связаны между собойлинейно, Это достигнуто посредством второго АЛТ 31. 1 ри подаче положительного управляюшего напряжения срабатывает ограничитель 24. Токи покоя ДТ 5,6 неизменны. Вводимое затухание опре.деляется АЛТ 3 и 4, ток покоя, которых уменьшается как функцияантилогарифма от управляющегонапряжения, , а уровень шума неизменяется, Изобретение дополнительное к авт. ся. У 1104653,1 ил.Изобретение относится к радиотехнике, в частности к устройствам регулирования уровня сигнала, реализующих принцип электронного управления, и является усовершенствованием устройства регулирования уровня сигнала по авт. св. У 1104653.Цель изобретения - расширение диапазона регулирования при сохранении уровня шума и перегрузочной способности по входу.На чертеже представлена принципиальная электрическая схема устройства регулирования уровня сигнала.Устройство регулирования уровня сигнала содержит первый и второй операционные усилителя 1 и 2, первый и второй антилогарифмические транзисторы 3 и 4, первый и второй дополнительные транзисторы 5 и б, первый и второй инвертирующие усилители 7 и.8, первый и второй четырехполюсники 9 и 10, при этом первый четырехполюсник 9 содержит входной резистивный делитель 1 1, первый дополнительный операционный усилитель 12, первые дополнительный резистор 13 и диод 14, второй дополнительный резистор 15, первый дополнительный антилогарифмирующий транзистор 16, второй дополнительный инвертирующий усилитель 17, третий, седьмой и восьмой дополнительные резисторы 18 - 20, а второй четырехполюсник 10 содержит четвертый, пятый и шестой дополнительные резисторы 21 - 23, ограничитель 24, дополнительный резистивный делитель 25, второй дополнительный операционный усилитель 26, девятый, десятый дополнительные резисторы 27 и 28, вто 5 0 5 2025 30 35 40 рой дополнительный диод 29, одиннадцатый дополнительный резистор 30, второй дополнительный антилогарифмирующий транзистор 31, шину 32 питания, управляющий вход 33, общую шину 34.В режиме покоя максимальному коэффициенту передачи устройства соответствует нулевое напряжение на управляющем входе 33 относительно общей шины 34. При этом нулевое напряжение присутствует и на входе второго дополнительного операционного усилителя 26, а также на всех других входах, а токи покоя логарифмирующих и антилогарифмирующих транзисторов одинаковы.При подаче отрицательного напряжения на управляющий вход, соответствующего уменьшению коэффициента передачи до 1 (ОдБ), часть этого напряжения через дополнительный резистивный делитель 25 поступает на вход второго дополнительного операционного усили" теля 26. Влиянием ограничителя 24 пока можно пренебречь. Действием этого напряжения дополнительно открывается второй дополнительный антилогарифмирующий транзистор 31, увеличение его тока, проходящего через восьмой дополнительный резистор 20, приводит к появлению положительного напряжения на выходе первого четырехполюсника 9. В результате возникает соответствующая разность потенциалов на сопротивлении пятого;. и шестого дополнительных резисторов 22 и 23, ток покоя дополнительных транзисторов 5 и 6 увеличивается в несколько раз, при этом токи покоя и соответственно коэффициент передачи антилогаЗаказ 1722/57 Тираж 816 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская иаб д.4/5Филиал ППП "Патент", г.ужгород, ул. Проектная, 4 3 1223 рифмирующих транзисторов 3 и 4 остаются неизменными, а вводимое затухание определяется логарифмическими усилителями, в которых токи покоя дополнительных транзисторов 5 и 6, максималь ный переменный ток через них и коэффициент передачи по напряжению оказываются связанными между собой линейно. Это достигнуто посредством второго антилогарифмирующего транзис тора 31. При подаче положительного управляющего напряжения срабатывает ограничитель 24, токи покоя дополнительных транзисторов 5 и 6 остаются неизменными, а вводимое затухание определяется антилогарифмирующими транзисторами 3 и 4, ток покоя которых уменьшается как функция антилогарифма от управляющего напряжения, а уровень шума не изменяется,Формула изобретения Устройство регулирования уровня сигнала по авт. св. У 1104653, о т - л и ч а ю щ е е с я тем, что, с целью расширения диапазона регулирования при сохранении уровня шума и 340 4перегрузочной способности по входу, в первом четырехполюснике последовательно с первым дополнительным диодом в цепи отрицательной обратной связи включен седьмой дополнительный резистор, последовательно с первым дополнительным антилогарифмирующим транзистором включен восьмой дополнительный резистор, при этом в устройство введены последовательно соединенные ограничитель, вход которого подключен к управляющему входу устройства, дополнительный резистивный делитель, второй дополнительный операционный усилитель, девятый дополнительный резистор и второй дополнительный антилогарифмирующий транзистор, выход которого подключен к инвертирующему входу второго дополнительного инвертирующего усилителя, в цепи отрицательной обратной связи второго дополнительного операционного усилителя включены последовательно соединенные десятый дополнительный резистор и второй дополнительный диод, а инвертирующий вход второго дополнительного операционного усилителя подключен к шине питания через одиннадцатый цополнительный резистор.