Устройство для управления системой обегающего контроля

, ЯО,. 2117 т эюю д Юадзии оъ и щзвюааыт 1 ср и С 06 Р 9/06 слшттшы: Я хчс. тм дд так ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТН ОПИСАНИЕ ЙЭ 01;РЕг 11 РН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 3 ( а7лД ъ; Ж-ЯКФавъ% "ВМййййЪМ и%27 СййЗЮЗЮ:(54) (с 7) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯСИСТЕМОЙ ОБЕГАНЩЕГО КОНТРОЛЯ, содер.жащее блок формирования контрольнойинформации, дешифратор, группу входных элементов И, группу выходныхэлементов И, реле времени, узел памя.ти, элемент ИЗП 1 и блок логическогоумножения, блок формирования контрольной информации содержит генератор импульсов и узел памяти, причемвыход генератора импульсов подключенк адресному входу узла памяти олокаформирования контрольной информапиии через элемент задержки к входуразрешения выдачи блока логическогоумножения, выход разряда признакаинвертирования узла памяти блока формирования контрольной информацииподключен к входу управления выдачейблока логического умножения, выходыразрядов адреса узла памяти блокаформирования контрольной инФормацииподключены к входам дешифратора, первая группа выходов которого подключена к первым входам входных элементов И группы, первые входы выходныхэлементов И группы подключены к втор ои группе выходов дешифратора, второй вхоц первого пхоцного элемента И градины подключен к выходу релевремен:;,второй вхап второго входи:го элем.=.:та Н группы подклочен квыходу узла лампи, вторые входыостальнь, входных элементов И группькроме последнего входного элемента"1 группь 1 явля 1 отся информационнымивходами устройства, второй вход последнего входного элемента И группыогъеципен .". в 1 ор;:ми вхоцами выход"ньг.;"Цементов И группы и подключен к выходу блока логического умножения, выходы входных элементов Игрупп:-. подключены к входам элемента И.". выход которого подключен кинформационному входу блока логического умножения, вход установкикоторо. о гоцключен к выходу первогор ряда адреса узла пзмяти блока контрольной иь 1 ормации Выходпервого выходного элемента И группыподклю .ен к входу реле времени выхоц второго вьхЬдного элемента Игруппы подключен к адресному входуузла памяти, выходы последующих выходнь 1.: элементов 1 группы подключены к группе выходов устройства, отличающееся тем,что., с целью сокращения объема аппара.; в ы. блок логического умножения содержит схему сравнения элемент И и триггер. причем первыйвход схемы сравнения подключен к информационному входу блока логического умножения, второй вход схемысравнения подклочен к входу управления выдачей блока логического умножения, выход схемы сравнения подключен к первому входу элемента И, вто12172 1 выход рой вход которого подключен к входу разрешения выдачи блока логического умножения, выход элемента Иподключен к входу сброса триггера,вход данных которого подктпочец к шине логической единицы, вход начальной установки триггера подключен к Изобретение относится к вычислительной технике и может быть исполь:зовано для решения логических задач по временным булевым функциям вустройствах управления и автоматики.Цель изобретения - сокращение обьема аппаратуры,На чертеже приведена структурнаясхема устройства,Устройство содержит блок 1 формирования контрольной информации со.стоящий из генератора 2 импульсов иузла 3 памяти;дешифратор 4;входные элементы И 5 - 9 группы;выходные элементыИ 10-13 группы элемент ИЛИ 14 блок15 логического умножения, состоящий из схемы 16 сравнения, элементаИ 17, 2 -триггера 18.; реле 19 време.ни;узел 20 памяти.; элемент 21 задержки.Устройство работает следующимобразом.Производится начальная установкавсех элементов в исходное состояние цепь начальной установки непоказана, при этом О -триггер 18устанавливается в единичное положение, а на выходе блока 15разрешающий потенциал Информационный 2 -вход 3 -триггера 18 подключенк логической единице.Генератор 2 импульсов блока 1 вырабатывает импульсы, которые. поступают на узел 3 памяти блока контрольной информации, в ячейках которого последовательно по адресам записаны команды, состоящие из адреса входного и выходного элементовИ и признака инвертирования входнойпеременной. Дешифратор ч преобразует код выбранного адреса в уцравляющий сигнал, подаваемый па входы соответствующих элементов И 5-13, Од-новременно сигнал признака ипвертивходу пачальной устаповкц устройства, вход синхронизации триггера подключец к входу установкиблока лси-ичеекого умножения триггера подключен к выблока .логического умцожеровапия входной переменкой подаетсяпа первый вход схемь 1 16 сравнения,;."ходпые пе 1:емеыьые, закэдиро -,ацпье цифрами п 0 п ц "1", поступают ца входы элементов И 7 и 8 сцстемь: обегающего коцтроля или пепосредствеппс с датчиков.Наряду с входными переменными ца вход элемента И 5 подается сигнал с выхода реле 19 времени, на вход элемента И б - с выхода узла 20 памяти. По сигналу с дешийратора 6 открывается один из входных элементов И 7 и 8, входная переменнаячер: з элемент И 11 И 1 поступает па .второй вход схемы 16 сравнения, Если.одцая переменная совпадает с сигпалом пиизцака инвертирования вход - пай переменной, то на вьгходе схемы 16 сравнения образуется разрешающий потенциал, который поступает пе первый вход элемента И 17:С выхода генератора 2 импульсов гп - .,ульс через элемент 21 задержки, обеспечивающей исключение влияния разброса параметров срабатывания злеь 1 ентовпоступает ца второй вход элемента И 17. При наличии разрешаощэго потенциала ца первом входе элемента Ы 17 импульс. устанавливает 0-"виггер 18 н нулевое состояние,. Если входная переменная не ссвпадает с сигналом признака инвертирования входной перемеппой то ца перво:- ьходе элемента И 17 - запрещающи,. потенциал и импульс с элемента 1 задержки цг Д-триггер 18 не воздействует т,е, на выходе бгока 15 лс"ического умножения сохраняется разрешаюший потенциал.Так, нри решении конъюнкции, состоящей из и числа переменных, цри соответствии входной переменной и признака инвертирования входной пе12723 Г Составитель С.Курошя Техред Т,Тулик Корректор Л Пилипен едактор Н.Шв 1 53 Заказ Тираж 673 осударственно ам изобрете осква, Жистз оСР Подпо комитета СС по дел ний и открытий 035, М Раунская наб 4/5 Филиал ППП "Патент , г,ужгород, ул,Проектная,ременной 0-триггер 18 в нулегое состояние не устанавливается, а остается в единичном.После окончания решения к .ньюнкт; ции, определяемого значением первого разряда кода адреса, по команде с узла 3 памяти открывается один из выходных элементов И 0-13 и на выходах появляется сигнал результата логического умножения, выполненный схемой 16 сравнения и элементом И 1 над Р-триггером 18.При решенчи следующей конъюнкции первый разряд кода адреса блока 1 устанавливается в исходное состояние и своим фронтом устанавливается Р-триггер 18 в единичное состояние,Описанным способом проверяются все элементарные произведения, составляющне функцию. и если хотя быодно из них равно "1", то на вькодах элементов И 10-13 появляется ситнал, включающий исполнительное устройствоРеле 19 времени позволяет производчть решение функций в реальном масштабе времени,Узел 20 памяти используется дляч хранения каких-либо решенных функций (частей функций), которые могутбыть применены для решения другихфункций.Таким образом введение новых5 блоков позволяет уменьшить объемаппаратуры н повысить надежностьработы устройства за счет уменьшения количества разрядов при вычислении конъюнкции,