Устройство визуального контроля значения электрической величины

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 04 С.01 К 13/ ОПИСАНИЕ ИЗОБРЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВИ бразоват од которого со- диекретно-анапервый вход - вого генератоный преобразоорого соединен одом блока комль кода, выхторым входомндикатора,ыходом такт единен с логового с вторым второ ополнител ватель к с первым выход котгнальным Вх ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(71) Институт полупроводниковАН УССР(56) Авторское свидетельство СССРУ 607152, кл, С 01 К 19/00, 1978,Авторское свидетельство СССРВ 901919, кл. С 01 К 13/00, 1982.(54) (57) УСТРОЙСТВО ВИЗУАЛЬНОГО КОНТРОЛЯ ЗНАЧЕНИЯ ЭЛЕКТРИЧЕСКОЙ ВЕЛИЧИНЫ, содержащее входной преобразователь кода, первый вход которого яв -ляется первым входом устройства, блоккоммутаторов, управляющий вход которого соединен с первым выходом тактового генератора, а выход соединенс первым входом дискретно-аналоговогоиндикатора, о т л и ч а ю щ е е с ятем, что, с целью повышения точностиоперати.:эго визуального допусковогокбнтроля кодированного сигнала, в него введены первый дополнительный премутаторов, первый блок суммирования,выход которого соединен с вторым входом первого дополнительного преобразователя кода, а первый вход - с первым выходом входного преобразователякода, второй блок суммирования, выходкоторого соединен с входом второгодополнительного преобразователя кодаи с вторым сигнальным входом блокакоммутаторов, первый вход являетсявторым входом устройства, а второйвход соединен с вторым выходом входного преобразователя кода, и блокконтроля четности, выход которого соединен с вторым входом первого дополнительного преобразователя кода, авход является третьим входом ус.тройства и соединен с вторым входом входного преобразователя кода.ля кода 3 5055 Изобретение относится к измерительной технике и может быть использовано при создании устройства отображения информации с дискретно-аналоговым индикатором,Целью изобретения является повышение точности оперативного визуальногодопускового контроля информационногокодированного сигнала путем измененияудельного веса шин младших и ставширазрядов дискретно-аналогового индикатора (ДАИ) при сохранении соотношения их удельного веса, Йормы отсчета на ДАИ и двухтактного Формированиясветящейся линии на шкале,Структурная схема устройства приведена на чертеже. Устройство содержит входной преобразователь кода 1, первый блок суммирования 2, первый дополнительный преобразователь кода 3, дискретно-аналоговый индикатор (ДАИ) 4, второй блоксуммирования 5, второй дополнительныйпреобразователь кода 6, блок коммутаторов 7, блок контроля четности 8,тактовый генератор 9.Первыи выход входного преобразователя кода 1 соединен с первым входомблока суммирования 2, Первый входвходного преобразователя кода 1 является первым входом устройства, Вторым.входом устройства является первыйвход блока суммирования 5, второйвход которого соединен с вторым выходом входного преобразователя кодавторой вход которого является третьимвходом устройства и соединен с входомблока контроля четности 8, выход которого соединен с вторым входом блока суммирования 2. Первый выход тактового генератора 9 соединен с управляющим входом блока коммутаторов 7,а второй выход - с первым входом дополнительного преобразователя кода 3,второй вход которого соединен с выходом блока суммирования 2, Выход блокасуммирования 5 соединен с первым сигнальным входом блока коммутаторов 7и входом дополнительного преобразователя кода 6, выход которого соединен с вторым сигнальным входом блокакоммутаторов , выход которого соединен с первым входом ДАИ 4, второйвход которого соединен с выходом преобразователя кода 3, Прн этом первыйи второй выходы входного преобразователя кода 1 образуют шины с четнымудельным весом,5 10 15 20 ,5 30 35 40 45 Устройство работает следующим образом.На его входы поступает двоичный код, например, код семисегментного цифрового индикатора, содержащий информацию о 2 /2 десятичных разрядах числа, подлежащего отображению. Код младшего десятичного разряда обрабатывается входным преобразователем кода 1, код среднего разряда преобразователя кода 1 и блоком контроля четности 8, а код неполного старшего разряда - блоком суммирования 5, На выходе преобразователя кода 1 Формируется единичный код, в котором числа представлены количеством знаков ;"1" числа младшего разряда, который поступает в блок суммирования 2, и единичный код числа среднего разряда, поступающий в блок суммирования 5, На выходе блока контроля четности 8 устанавливается единичный потенциал при нечетном числе в среднем десятичном разряде входного кода, Блок суммирования 5 складывает коды числа среднего десятичного разряда, поступающего с второго выхода преобразователя кода 1, и числа старшего десятичного разряда с соответствующим удельным весом, На выходе блока суммирования 5 формируется единичный код суммы, который поступает на вход преобразователя кода 6 и на второй сигнальный вход блока коммутаторов 7, На выходе преобразователя 6 формируется единичный позиционный код, в котором число выражается положением знака "1" в ряду знаков "О" суммы, который поступает на первый сигнальный вход блока коммутаторов 7, Блок суммирования 2 складывает число младшего десятичного разряда, поступающее с первого выхода преобразователя кода 1, и число с выхода блока контроля четности 8 с соответствующим удельным весом, С выхода блока суммирования 2 код суммы поступает на второй вход преобразоватеНа его выходе .формируются единичный код суммы при нулевом логическом уровне, поступающем от тактового генератора 9, и единичный код максимального числа младших разрядов, если от тактового генератора 9 подводится логическая 1"., Кроме того, импульсы тактового генератора 9, имеющие скважность два, поступают на управляющий1210563 20 Составитель С.Лебед Техред М.Маргентал орректор М.Шароши Редактор О.Курасова каз 5268/ одпис но Тира Государственн делам изобрете Москва, Ж, омитета СССРоткрытийкая наб., д. ВНИИП г и 1130 Проектная, 4 изводственно-полиграфическое предприятие, г. Ужгор Фвход блока коммутаторов 7. Возбуждение ДАИ 4 происходит в соответствии с кодами на выходе преобразователя кода 3 и блока коммутаторов 7 в два такта. В течение первого, такта при логической "1" на выходе тактового генератора 9 возбуждаются все полные старшие разряда ДАИ 4 из числа участвующих в индикации. Во время этого такта с выхода преобразователя кода 30 на шины младших разрядов ДАИ 4 подводится единичный код максимального числа младших разрядов, а с выхода блока коммутаторов 7 на шины старших разрядов ДАИ 4 - единичный код суммы,15 поступающий на первые сигнальные входы блока 7. В течение второго такта при логическом "0" на выходе тактового генератора 9 возбуждаются элементыодного неполного старшего разрядаДАИ 4 из числа участвующих в индикации. Во время этого такта с выходапреобразователя кода 3 на шины младших разрядов ДАИ 4 подводится единичный код числа, сформированного пер-вым блоком суммирования 2, а с выход;блока коммутаторов 7 на шины старшихразрядов ДАИ 4 - единичный позиционный код суммы, поступивший на вторыесигнальные входы блока 7, Частотутактовых импульсов выбирают выше кри,тической частоты слияния мельканий,поэтому оператор наблюдает на ДАИ 4светящуюся линию, длина которой пропорциональна числу, код которого подводится на вход устройства.