Устройство цикловой синхронизации

Номер патента: 1206965

Авторы: Шадрин, Ягуд

ZIP архив

Текст

/06 Н. ГОСУДАРСТВЕННЫЙ КОМИТЕ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И СССРРЫТИЙ САНИЕ ИЗОБРЕТЕНИЯ ".,8 ТОРСНОМУ С ЕЛЬСТ(56) Авторское свидетельство СССРВ 664304, кл. Н 04 Ь 7/08, 1978.Патент США У 4058682,кл. Н 04 1 3/06, 15.11.77,(54)(57) 1. УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ, содержащее входной блок хранения, вход которого является сигнальным входом устройства, эле мент И и соединенные последовательно мультиплексор и выходной блок хранения, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и надежности устройства, в него введены формирователь синхросигнала, два дешифратора и два счетчика, счетные входы которых объединены и подключены к тактовому входу устройства, выходы счетчиков, соединены с входами соответствующих дешифраторов, выход первого дешифратора соединен с первым входом элемента Ии тактовым входом входного блока хранения, выход которого подключен к первому входу мультиплексора, управляющий вход которого соединен с выходом формирователя синхросигнала, вход которого объединен с вторым входом мультиплексора и подключен к выходу элемента И, второй вход которого объединен с тактовым входом выход ного блока хранения и подключен к выходу второго дешифратора.2. Устройство по п.1, о т л и - С ч а ю щ е е с я тем, что входной и выходной блоки хранения выполнены Я каждый в виде тактируемого триггера.1 12 О 69Изобретение относится к автоматике и технике передачи дискретной инФормации и может быть использованов цифровых системах связи с цикловойсинхронизацией. 5Цель изобретения - повышениебыстродействия и надежности устройства,На Фиг,1 приведена Функциональнаясхема устройства цикловой синхронизации; на фиг,2 - временные диаграммыустройства,Устройство цикловой синхронизациисодержит входной блок 1 хранения,мультиплексор 2 выходной блок 3 15хранения, первый и второй счетчика4 и 5, первый и второй дешифраторы6 и 7, элемент И 8 и Формирователь9 синхросигнала, Вход блока 1 является сигнальным входом устройства, 2 Овыход блока 3 - его выходом. Выходблока 1 соединен с первым входоммультиплексора 2, выход которогоподключен к входу блока 3. Счетныевходы счетчиков 4 и 5 объединены и, 25подключены к тактовому входу устройства выходы счетчиков 4 и 5 соединены с входами соответствующих дешифраторов б и 7. Выход первого де"шифратора б подключен к тактовому чОвходу блока 1 хранения и первомувходу элемента И 8, выход второгодешифратора 7 - к тактовому входублока 3 и второму входу элементаИ 8. Выход последнего соединен с.вторым входом мультиплексора 2 ивходом Формирователя 9, выход кото.рого соединен с управляющим входоммультиплексора 2, формирователь 9синхросигнала может быть выполненв виде счетчика с дешифратором наего разрядных выходах, в виде генератора рекуррентной последовательности, на элементах. памяти.или другим способом, позволяющим сформировать с его помощью синхросигналтребуемого вида,Устройство,цйкловой,синхрониэации работает следующим образом.Тактовая частота последовательности импульсов фиг.2.1)поступающих.на тактовый вход устройства,счетчиком 4 делится до частоты сле-дования элементов информации поступаюших на сигнальный вход устройства, счетчиком. 5 делится до требуемой частоты следования двоичных элементов выходного сигнала. При этом,65. 2если скорость поступления входныхинформационных элементов составляетбитвеличину /К ив в - скоростьс / выдачи двоичных элементов выходногосигнала должна составлять величину= К гпв в ) то коэффициентысчета счетчиков 4 и 5 должны состав лять соответственно и и в (К, й и щ представляют собой целые числа, при чем число К является наибольшим общим кратным чисел , и 1), Выходы счетчиков 4 и 5 (под выходом каждого из счетчиков понимается группа его разрядных выходов) подключены к входам соответствующих дешифраторов б и 7, калдый иэ которых дешифрирует только одно состояние соответствующего счетчика , При этом на выходе дешифратора 6 формируется им-, пульсная последовательность (фиг.2.2) двойной частоты манипуляции входного сигнала (или величины 7, в Гц , а на выходе дешифратора 7 - импульс" ная последовательность 1,Фиг.2.3) двойной частоты манипуляции выходно го сигнала (или величина l в Гц ), причем длительность импульсов каждой из последовательностей равна длительности периода следования импульсов входной тактовой последовательности (фиг.2.1), В данном случае 11 = б, п = 5 соответственно и скважности Формируемых дешифраторами 6 и 7 импульсов составляют 1/6 и 1/5.Импульсная последовательность с выхода дешифратора б подается на тактовый вход входного буфера 1, на вход-которого поступают двоичные элементы иформации (Фиг.2.4). Входной блок 1 хранения представляет собой тактируемый триггер, например, Д-типа. При этом с выхода входного блока 1 хранения на первый вход мультиплексора 2 поступают двоичные информационные символы (Фиг,2,5, моменты следования которых во времени совпадают с передними фронтами тактовых импульсов с выхода дешифратора б Гфиг,2.2). На второй вход муль" типлексора 2 подаются управляющие импульсы фиг.2,6 ) формируемые на выходе элемента И 8 в моменты совпадений во времени импульсов последовательности поступающих на входы э-.ого элемента фиг.2,2 и 2.37,каз 8735/5В 1.ЩЩ 9 Тираж 624 1 ИИПИ Государственного комитет по делам изобретений и откр 113035, Москва, Ж, Раушская/5 иал ППП "Патент", г. Ужгород, ул. Проектная,Формирователь 9 синхросигнала из импульсной последовательности с выхода элемента И 8 фиг,2.6) Формирует периодически повторяемый цикловой синхросигнал (фиг.2.7). В данном случае синхросигнал в выходной двоичной последовательности представляет собой равномерно распределенную по циклу синхрогруппу вида 011, соответственно и последовательность импульсов (удлиненных во времени) на выходе Формирователя 9 фиг,2.7) должна соответствовать структуре синхросигнала, т.е. 011. При этом на выход мультиплексора 2 в промежутки времени между управляющими импульсами с выхода элемента И 8 коммутируются информационные элементы вход" ного сигнала с выхода входного блока 1, а на время действия каждого из управляющих импульсов - значения элементов Формируемого синхросигнала. Таким образом, на вход выходного блока 3 хранения поступает импульсный сигнал (фиг.2.8), который состо, ит как иэ информационных импульсов, так и из цикловых синхроимпульсов. Для формирования требуемого преобразованного двоичного сигнала, вкотором все элементы имеют одну и туже длительность, на тактовый вход 5 выходного блока 3 хранения подаетсятактовая последовательность с выхо.да дешифратора 7, Выходной блок 3представляет собой так же, как ивходной блок 1; тактируемый триггер,однако в отличие от триггера, накотором выполнен входной блок 1,тактирование блока 3 производитсяпо задним фронтам поступающих импульсов с выхода дешифратора 7(Фиг.2.3). Таким образом, на выходе выходного блока 3 Формируется преобразованньй двоичный сигнал (Фиг,2.9), 20 который состоит как из информяцеОнных символов, так и из одиночныхсинхросимволов. На фиг.2,9 синхросимволы располагаются в интервалах . времени , в ,1 -1, 25 1. - 1, ; - 1, и следуют черезка;цые 5 символов информации.

Смотреть

Заявка

3730025, 21.04.1984

ПРЕДПРИЯТИЕ ПЯ В-2132

ШАДРИН БОРИС ГРИГОРЬЕВИЧ, ЯГУД ЯКОВ ЗАЛМАНОВИЧ

МПК / Метки

МПК: H04J 3/06, H04L 7/08

Метки: синхронизации, цикловой

Опубликовано: 23.01.1986

Код ссылки

<a href="https://patents.su/3-1206965-ustrojjstvo-ciklovojj-sinkhronizacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство цикловой синхронизации</a>

Похожие патенты