Устройство цифрового преобразования сигналов импульсно кодовой модуляцией в сигналы с дельта-сигма модуляцией

СОЮЗ СОВЕТСКИХЮ,Ииптюеп 4 аРЕСПУБЛИК А 19) вой НОЗМ 7 УДАРСТВДЕЛАМ СА ЗОБРЕТЕЕТЕЛЬСТВУ С 8 ИД СК А мация. С1980, У ННЫЙ КОМИТЕТ СССРОБРЕТЕНИЙ И ОП РЫТЬ( 71) Ленинградский электротехнический институт связиим. проф. М.А, Бонч-Бруевича. ( 72) Л,М. Гольденберг, А.В. Брунченко и Ю.С, Власюк(54)(57)УСТРОЙСТВО ЦИФРОВОГО ПРЕОБРАЗОВА 1 ЩЯ СИГНАЛОВ С ИМПУЛЬСНО-КОДОВОЙ МОДУЛЯЦИЕЙ В СИГНАЛЫ С ДЕЛЬТА- СИГМА-МОДУЛЯЦИЕЙ, содержащее регистр первый и второй элементы НЕ и первый сумматор на п разрядов, первые входы и -2 разрядов которого соединены с соответствующими входами устройства, первый вход (и) -го разряда подключен к соответствующему входу устройства через первый элемент НЕ, первый вход и -го разряда первого сумматора соединен с выходом второго элемента НЕ, вход которого объединен с вторым входом л-го разряда первого сумматора, вторые входы ос. тальных разрядов которого подключены к выходам соответствующих разрядов регистра, вход синхронизации которого соединен с первой тактовой шиной, о т л и ч а ю щ е е с я тем, что, с целью увеличения отношения сигнал/шум, в него введены второй сумматорна П разрядов, умножитель на два, 17 -триггер и коммутатор, выход которого соединен с выходом устройства, первый вход подключен к выходу И-го разряда регистра, управляющий вход коммутатора объединен с входом синхронизации 0 -триггера и подключен к второй тактовой шине, второй вход коммутатора объединен с входом второго элемента НЕ и подключен к выходу Э-триггера, информационный вход которого объединен с первым входом и -го разряда второго сумматора и подключен к выходу 11 -го разряда первого сумматора, первые входы остальных разрядов второго сумматора соединены с выходами соответствующих разрядов регистра, входы которого подключены к выходам соответствующих разрядов второго сумматора, вторые входы разрядов которого соединены с соответствующими выходами умно- жителя на два, входы которого объединены с соответствующими первыми входами й -1 разрядов первого суммато- а(3) 6 ф вак 1 х 1,30 Изобретение относится к вычислительной технике и может быть использовано в системах передачи данных,речи и другой информации.Цель изобретения - увеличение отношения сигнал/шум.На чертеже приведена функциональная схема устройства,Устройство цифрового преобразования сигналов с импульсно-кодовоймодуляцией (ИКМ) в сигналы с дельтасигма-модуляцией (ДСМ) содержит первый сумматор 1 на л разрядов, первые входы Ь -2 разрядов которого подключены к соответствующим входамустройства, а первый вход его (п)го разряда соединен с соответствующим входом устройства через первыйэлемент НЕ 2, при этом все указанные входы первого сумматора 1 объединены с соответствующими входами умножителя 3 на два, выходы которогосоединены с входами соответствующихразрядов второго сумматора 4 на. разрядов, выходы последнего соединены с соответствующими входами регистра 5, выход-го разряда которого подключен к первому входу ком;мутатора 6, выход которого соединенс выходом устройства, а управляющийвход объединен с входом синхронизации 2 -триггера 7 и подключен квторой тактовой шине 8. Выходы остальных разрядов регистра 5 соединены с вторыми входами соответствую-щих разрядов первого сумматора 1 ис другими входами соответствующихразрядов второго сумматора 4. ВыходИ-го разряда первого сумматора подключен к другому входу Ь -го разряда второго сумматора 4 и информационному входу 0-триггера 7, выходкоторого соединен с вторым входомкоммутатора , входом второго элемента НЕ 9 и вторым входом Л -го разряда первого сумматора 1, первыйвход которого подключен к выходувторого элемента НЕ 9. Умножнтель 3 на два может быть выполнен, например, в виде перекрестной связи, осуществляющей сдвиг двоичного числа на один разряд в сторону старших разрядов.Частота повторения тактовых сигналов, поступающих по второй тактовой шине 8, в два раза превышает частоту 1 тактовых сигналов, приходящих по первой тактовой шине 1 О. Устройство работает следующим образом.Отсчеты ИКМ сигнала поступают на первые входы сумматора 1, начиная с 1-1 разряда с входа устройства. Величену сигнала на выходе сумматора 1 в момент времени ш можно записать в виде сигналы на выходе сумматора соответственнов моменты времени ши ш;ИКМ отсчет на входеустройства;сигнал в обратной свяВ момент времени ш+1 величина сиг,нала на входе сумматора Если, величины й и 6 вычисляются в одном такте входного ИКМ сигна ла, то Х =Х , а после подстановкийн тф Первый элемент НЕ 2 инвертируетстарший (знаковый) разряд входного сигнала Х . Второй элемент НЕ 9 служит для того, чтобы обеспечить работу старшего разряда первого сумматора 1 в режиме сложения по модулю два.Можно исключить второй элемент НЕ 9 при условии, что на один из входов, например на первый вход старшего 10 го разряда первого сумматора 1, подать сигнал, значение которого соответствует значению логической единицы, а на второй вход этого же разряда первого сумматора 1 - сигнал, соответствующий логическому нулю. В 5этом случае результат, получаемый на выходе первого сумматора 1, будет таким же, как и при использовании второго элемента НЕ 8. При втом перСоставитель О, Ревинскийедактор Л. Гратилло Техред А.Вабинец Корректор Г.Решетник аказ 8734/59ВНИИПИ Государпо делам изо113035, Москва Тираж 818 твенного комите ретений и откры Ж, Раушская ПодписноеСССР б, д. 4 иал ППП "Патент", г, Ужгород, ул. Проектная, 4 3 1 вый сумматор 1 с регистром 5 осуществляют вычисление ДСМ отсчета в ш-й момент в соответствии с уравнением (1), а умножитель 3 на два, второй сумматор 4 и регистр 5 используются для вычисления ДСМ отсчета в ш+1 момент в соответствии с уравнением (4), при этом для вычитания величинывыход страшего О -го разряда первого сумматора 1 подключен к первому входу старшего л -го разряда второго сумматора 4. С учетом равенства (2.) и (3) для каждой пары вычисленных ДСМ отсчетов разность (6 ., -р, .,) образуется на выходе регистра 5, если отбросить старший и -й разряд на выходе регистра 5, при этом значение этого разряда соответствует 206963 4значению ДСМ отсчета в ш+1 момент.Для того, чтобы на выходе устройства ДСМ отсчеты появлялись с периодом в два раза меньше, чем длительность одного такта работы устройст"ва, коммутатор 6 подключает к выходу устройства попеременноиДСМ отсчеты. Э -триггер 7 введен дляосуществления задержки-го ДСМ 1 О отсчета, который образуется на выходе И -го разряда первого сумматора 1, на один период коммутирующихимпульсов частоты 2 1 . При этомДСМ отсчета имеет задержку 1 З на два таких периода, или на одинпериод тактовой частоты , что обеспечивает передачу двух ДСМ отсчетовэа один такт входного ИКМ сигнала.