Цифровой экстраполятор

Номер патента: 1153388

Опубликовано: 30.04.1985

Авторы: Афанасьев, Дамрова, Лебедев, Рубцов

МПК: H02P 8/22

Метки: двигателем, шаговым

...счетчика,Такое выполнение устройства ноэволяет попрограмме или в функцш частоты управления изменять коэффицнепт дробления шага,гибко регулируя цену шага и качество дви.жения.На фиг. 1 приведена функциональная схемаустройства применительно к четырехфазномушаговому двигателю; на фиг. 2 - временныедиаграммы сигналов; на фиг, 3 - схемаустройства применительно к трехфазному шаговому двигателю,Устройство (фиг. 1 и 3) содержит реверО сивный счетчик 1, преобразователи код -аналог 2 и 3, реверсивный распределительимпульсов 4, многоканальный усилитель мощности, каждый канал которого состоит из клю.чей 5 и 6. транзистора 7, связывающего15 обмотку управления (фазу) 8 шагового двигателя с источником питания О, резистора 9обратной связи по току; н...

Номер патента: 840891

Опубликовано: 23.06.1981

Авторы: Козак, Лужецкий, Оводенко, Соляниченко, Стахов

МПК: G06F 7/49

Метки: кодов, параллельный, сумматор, фибоначчи

...первого регист.ра 1 к минимальной форме с учетомсодержимого второго регистра 3, Условие свертки для 1-го разряда первого регистра 1 " наличие нуля в нем,единицы в (1-1) и (1-2)-м разрядахпервого регистра 1 и нуля в 1-м разряде. второго регистра 3. Если в 1-м разряде второго регистра 3 находится единица, а в 1;м разряде первого регистра 1 - нуль, посредством блока элементов И 4, происходит перезапись единицы из 1-го разряда второго ре-. гистра 3 в 1-й разряд первого регистра 1. При этом 1-й разряд второгорегистра 3 устанавливается в нуль.Процессы приведения к минимальнойформе содержимого первого регистра 1 и перезапись единиц из разрядов второго регистра 3 в соответствующие разряды первого регистра 1 продолжаютсядо тех пор, пока...

Номер патента: 1170449

Опубликовано: 30.07.1985

Авторы: Кондратенко, Лужецкий, Стахов, Черняк

МПК: G06F 7/49

Метки: иррациональными, кодов, основаниями, последовательный, сумматор

...11 - 16. Регистр 825имеет выходы 17 - 21, блок 7 - выходы 22 - 26, регистр 8 - входы 27 - 31.Выходом суммы является выход 32 блока 7, Блок 7 содержит элементы НЕ 3337 элемент И 38 - 54 и элеменФ30ты ИЛИ 55 - 60. В системе счисления с иррациональными основаниями как в избыточной любое число, кроме нуля, может быть представлено несколькими формами кодов. Среди них выделяют минимальную Форму, которая характеризуется отсутствием двух рядом стоящих единиц и .является единственной для каждого числа. В данном сумматоре слагаемые могут быть представлены произвольной формой кодов с иррациональными основаниями, что и определяет положительный эффект.Устройство работает следующим образом.При поступлении единичного сигнала на вход 1 устройства,...

Номер патента: 1837279

Опубликовано: 30.08.1993

Авторы: Коняхин, Роздобара

МПК: G06F 7/49

Метки: иррациональным, кодов, основанием, сумматор

...в регистре блока 6 минимизирован, то блок 3 из состояния Сз переходит в состояние С 5, в котором выполняются операции развертки кода в регистре блока 2 (ЩО-ф 011) и контроля перемещения, Из состояния Сб блок 3 снова переходит в состояние Сз, в котором кроме операции перемещения выполняются операции контроля свертки и развертки 41) - 1, (43) - 1). Эти операции по сути аналогичны операции контроля перемещения.В случае, если содержимое регистра блока 2 равно О 112) .= 1), триггер 104 установлен о 1 и содержимое регистра блока 6 минимизировано 113) = 1) блок 3 переходит из состояния Сз в состояние Сб. В этом состоянии осуществляется контроль операции перемещения, обнуление триггера 104 и фиксация сигнала синхронизации второго слагаемого на...

Номер патента: 732864

Опубликовано: 05.05.1980

Автор: Стахов

МПК: G06F 7/385

Метки: кодов, сумматор, фибоначчи

...входом начала сложения блокаперезаписи информации, причем каждаяячейка блока перезаписи информации состоит из элементов И и элемента эадержки, вход которого соединен с пятым входом ячейки, а выход - с пятым выходомячейки - и с первыми входами первого,второго, третьего и четвертого элементовИ, вторые входы которых соединены соо 732864 6ветственно с первым, вторым, третьим и четвертым входами ячейки, а выходы со. .ответственно с первым, вторым, третьим и четвертым выходами ячейки.Кроме того, нормализатор состоит из однотипных ячеек по числу разрядов, каждая из которых содержит вход промежуточной сверхсуммы, вход запомненного сигнала, первый, второй, третий и четвертый входы связи, информационный вы ход, контрольный выход, первый и второй...