Формирователь сигнала

СООЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) ) 5)4 Н 0 ОСУДАРСТВЕ ПО ДЕЛАМ И КОМИТЕТ Ссср ТЕНИЙ И ОТНРЫТ ПИС БР АВТОРСКОМУ ЬСТВУ АЛА, соторов,ы с выс базойвходных(54) (57) ФОРМИ ВАТЕЛЬ СИГН ных транзис ых соединен х держащии коллекто ото езистора иора, базы П,динены с в одом вхо ервого т нзи рым выхочник транзисторов со дом входного ре шинои. истора, ист(56) Патент Англии В 1489861,кл. Н 03 К 13/25, 1977,01 йга НдЪ зреей БК-В 1 с ВАМш 111 7,5 пз Асцзз Тппе 811 СС,ЕеЪ, 16, 1977, р, 7-79. напряжения, о т л и ч а ю щ и и с ятем, что, с целью увеличения быстродействия и уменьшения потребляемоймощности, в него введены второй итретий транзисторы и первый и второйрезисторы, причем базы В входныхтранзисторов соединены с эмиттеромтретьего транзистора, который черезпервый резистор соединен с коллектором первого транзистора и с базойвторого транзистора, база третьеготранзистора соединена с коллекторомвторого транзистора и через второйрезистор - с шиной источника нацряжения, с которой также соединен коллектор третьего транзистора, эмиттерпервого транзистора и эмиттер второго транзистора соединены с выходнойИзобретение относится к вычислительной технике и может быть использовано в качестве. элемента управления адресной шиной оперативного запоминающего устройства. 5Цель изобретения - увеличение быстродействия и уменьшение потребляемой мощности за счет уменьшения перепадов напряжений на элементах формирователя,На чертеже приведена принципиальная схема формирователя сигнала.Формирователь сигнала содержит 11 входных транзисторов 1, коллекторы которых соединены с выводом входного 15 резистора 2 и с базой первого транзистора 3, базы и входных транзисторов соединены с вторым выводом входного резистора 2, второй транзистор 4, первый резистор 5, а также тре тий транзистор 6 и второй резистор 7, причем базы и входных транзисторов 1 соединены с эмиттерами транзистора б, который через первый резистор 5 соединен, с коллектором пер вого транзистора 3 и с базой второго транзистора 4, база третьего транзистора 6 соединена с коллектором второго транзистора 4 и через второй резистор 7 - с шиной 8 источни 30 ка напряжения, с которой также соединен коллектор третьего транзистора 6, эмиттер первого транзистора 3 и эмиттер второго транзистора 4 соединены с выходной шиной 9, выходами35 10 формирователя. сигнала являются эмиттеры п входных транзисторов 1.Формирователь сигнала работает следующим образом.Пусть на входы формирователя сиг нала подается такая комбинация логических сигналов, что все 11 входных транзисторов 1 закрыты, ток в их коллекторной цепи отсутствует и через резистор 2 течет только базовый ток транзистора 3, вызванный прохождением тока источника тока, подключенного к выходной шине 9, через эмиттер транзистора 3.ЪЗа счет протекания коллекторного тока транзистора 3 потенциал на базе транзистора 4 достаточно низкий и транзистор 4 закрыт. Через резистор 7 течет базовый ток транзистора б. На эмиттере транзистора б сформиро ван высокий потенциал, который ниже ,потенциала шины 8 на суммарную ве,личину падения напряжения на открытом переходе база-эмиттер транзистора 6и величину падения напряжения нарезисторе 7, создаваемого за счетпротекания базового тока трайзистора 6,На шине 9 формирователя сигналаобразован также высокий потенциал,котсрый ниже потенциала общей шинына величину падения напряжения наоткрытых переходах база-эмиттер транзисторов 6 и 3 и величину падениянапряжения на резисторах 7 и 2 засчет протекания базовых токов транзисторов 3 и 6. Если на входы формирователя сигнала подается такая комбинация логических сигналов, чтоток протекает хотя бы в одном извходных транзисторов 1, то за счетпротекания коллекторного тока 11 входных транзисторов 1 в резисторе 2 потенциал на базе транзистора 3 понижается и ток в эмиттерной и коллекторной цепях транзистора 3 уменьшается. Потенциал на базе транзистора4 за счет уменьшения тока в резисторе 5 повышается, и транзистор 4 начинает проводить большой ток. Черезего эмиттер проходит большая частьтока источника тока, подключенногок выходной шине 9. На выходе формирователя сигнала образуется низкийпотенциал, который ниже потенциалана шине 8 на величину суммарногопадения напряжения на резисторе 7 засчет протекания коллекторного токатранзистор. 4, падения напряженияна резисторе 5 ввиду протекания коллекторного тока транзисторов 3 ибазового тока транзистора 4 и падений напряжений на переходе база-.эмиттер транзисторов 4 и б. В итоге логический перепад между состояниями выборки и невыборки на выходной шине формирователя образует-, ся в основном на резисторе 7, В режиме переключения переход от низкого потенциала к высокому на базе транзистора 3 проходит быстрее из-за наличия указанной дополнительной цепи, так как большая часть логического перепада формируется на резисторе 7 за счет протекания тока источника тока, и только небольшая часть логического перепада формируется на резисторе 2, что дает возможность выбрать резистор 2 в 5-15 раз меньше, чем у прототипа, а это приводит к такому же уменьшению постояннойСоставитель В.Мясниковедактор И.Касарда Техред Л.Микеш Корректор В.Вутяга Заказ 4714/53 Тираж 872 ВНИИПИ Государственного по делам изобретений 3035, Москва,.ЖРаушсПодписноекомитета СССРоткрытийая наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная з 3170593 . 4времени, Постоянные времени на базе логического перепада иэ-за меньшей транзисторов 4 и 6 также меньше, величины паразитных емкостей и резисчем у прототипа в узлах формирования торов 5 и 7.