Формирователь сигнала для выборки элементов матрицы

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9 (КО 3 К 5 ГО ОПИСАНИЕ ИЗОБРЕТЕНИ А тип),ДАРСТВЕННЫЙ КОМИТЕТ СССЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП СКОМУ СВИДЕТЕЛЬСТВ(56) 1. Патент Ангпии % 1489861,кл. Н 03 К 13/25, 1977.2,.15 АСС 1977, 16, р. 78 (прото(54) (57) ФОРМИРОВАТЕЛЬ СИГНАЛА 1 ЩЯ ВЫБОРКИ ОЛЕМЕНТОВ МАТРИЦЫ, соцержащий выхоцной транзистор цва резистора и И вхоцных транзистор базы которых объецинены, коппекторы поцкпючены к базе выхоцно о транзистора и через поспецоватепьно соециненныепервый ц второй резисторы к ппне питания, эмцттеры вхоцных транзисторов соецинены с вхоцами, эмиттер выхоцноготранзистора поцкпючен к выхоцной шинео т п и ч а ю щ и й с я тем, что, сцепью увепичения быстроцействця, онцопопнительно соцержит транзистор, ццоцц источник тока, причем выхоц источникатока соецинен с катоном циоца, аноц которого поцкпючен к эмиттеру транзистораи базам вхоцных транзисторов, коплектортранзистора соецинен с шиной питания,база - с общим вывоцом первого и второго резисторов.55 Изобретение относится к импупьснойи вычиспительной технике и предназначено ппя испопьзования в качестве опногоиз эпементов управпения матрицей накопитепя памяти интегрального запоминающего устройства.Известен дешифратор, состоящий изИ -ацреснык вхопнык устройств, препставпяющик собой эмиттерые ловторитеци,каждый из которык поцкпючен к вхоцу 10ЭСЛ инвертора 1 .Однако в нанном устройстве .высокиелогические перепады, приводящие кнецостаточно высокому быстроцействию,Наиболее близким по технической 15сущности к прецлагаемому являетсяформироватепь сигнала выборки ипи невыборки на инне матрицы накопитепя,соцержащий выходной транзистор, цварезистора и М вкопньх транзисторов, 20базы которых объецинены, коллекторы,поцключены к базе выкоцного транзистораи через послеповатепьно соепиненныепервый и второй резисторы к илтне питания, эмиттеры вхопных транзисторов25соепинены с входами, эмиттер выхоцного транзистора подключен к выкоцнойшине 2.Недостатком прототипа явпяется .насьнценный режим работы транзисторови низкое быстроцействие,Цель изобретения - повышение быстроцействия,Поставпенная цепь постигается тем,что формирователь сигнала пля выборки35элементов матрицы, содержащий выхоцнойтранзистор, пва резистора и И вхоцныхтранзисторов, базы которых объединены, колпекторы попкпючены к базе выхоцного транзистора и через послецоватепьносоециненные первый и второй резисторык шине питания, эмиттеры ьхопных транзисторов соединены с вхоцами, эмиттервыхоцного транзистора попкпючен к выхоцной шине, цопопнительно соцержит тран 45зистор, циоц и источник тока, причемвыхоц источника тока соецинен с катопомциоца, аноц.которого подключен к эмиттеру транзистора и базам входных транзисторов, коллектор транзистора соецинен с шиной питания, база - с общим50вывоцом первого и второго резисторов,На чертеже показано устройствЬ выборки элементов.матрицы, в которомиспользуется прецпагаемый формироватепь.формирователь сопержит резисторы1 и 2, цополнитепьный транзистор 3,шины 4 и 5 питания, выхоцной транзиотор 6, щюц 7, выходную шину 8, вхопные транзисторы 9 1-9 = , базовыйвывоц 10, источник 11 тока, вкопныешины 12 - 14 пешифратора, источник 15смещения, пешифратор 16.Формирователь сигнала работает опдующим образом.Пусть на вхоцные шины 12 - 14 цьшифратора поступает комбинация транзисторов. Тогда тбк в коплекторной цпи вхопнык транзисторов отсутствуети через резисторы 1 и 2 текут толькобазовые токи транзисторов 3 и 6. Нашине 8 матрицы накопителя формируетсявысокий потенциап, вепичнна которогониже величины потенциала шины 4 питания на величину папений напряжения нарезисторах 1 и 2 за счет протеканиябазовых токов транзисторов 3 и 6 и вдичину пацения напряжения на открытомперехоце база-эмиттертранзистора 6, Ввыбранном канале через транзистор 3 ициоп 7 течет ток источника 11 токаи на вывоце 10 формируется потенциалниже потенциапа на шине 4 питания навепичину падении напряжений на резисторе 2 эа счет протекания базовых токовтранзисторов 3 и 6 и открытом перехоце база-эмиттер транзисторов 3, а наэмиттерах вхоцных транзисторов формируется потенциал, равный напряжению источника смещения, поцкпюченного к шине 15.Величина источника смещения должнабыть не более чем на 0,4 В ниже потенциала на вывоце 10, чтобы обеспечитьнадежное запирание входного транзистора в режиме выборки,Если на вхоцы цешифратора лоцаетсятакая комбинация логических сигналов,что ток протекает хотя бы через оцинвхоцной транзистор, то за счет протекания тока в цепи вхоцной транзистор, ре;зистор 1 на вывоце 8 формируетсянизкий потенциал ниже потенциала шины 4 питания на вепичину пацений напряжений ,на резисторах 2 и 1 за счетпротекания коппекторного тока Ьхоцныхтранзисторов и базовых токов транзисторов 3 6 и пацения налряжения на открытом перехоце база-эмиттер транзистора 6.В результате погический перепад межпу состояниями выборки и невыборкина выходной шине 8 формируется в оановном на резисторе 1 за счет протекания ипи отсутсвия тока в резисторе 1 ина резисторе 2 эа счет разницы токовв режимах выборки и невыборки. В невыбранном канале через транзистор 3 нциоц 7 течет базовый ток вкопных тран 1045364эисторов и ня вывопе 10 формируется потенциал нии:е потенциала шины питания 4 на суммарную вепичину падений напряжений на резисторе 2 эа счет протекания в основном коппекторного тока входных транзисторов и на открытом переходе баэа-эмиттер транзисторов 3.На эмиттере вхоцного транзистора, по которому протекает ток, формируется потенциап ниже потенциапа на выводе 0 10 на вепичину падения напряжения на открытом переходе база-эмиттер вхоцно го транзистора. В результате погичеокий перепац на эмиттере вхопного транзистора можно сделать меньше величины 15 равной половине вепичины пацения напряжения на открытом перехоце база-ему тер. В зависимости от комбинации логи ческих сигнапов на входах цешифратора 12 - 14 можно провоцить разное 20 количество входных транзисторов в одном И - вентиле. При этом суммарный ток в резисторе 1 при невыборке спабо оъличается цпя пюбой комбинации сигналов на входе цешифратора иэ-эа наличия 25 цопопнитепьной цепи на транзисторе 3, резисторе 2, диоде 7, осуществпяющей отрицатепьную обратную связь спецующим образом: увеличение тока в реэисторах 1 и 2 выэывает понижение потендиапа на базе транзистора 3, затем понижение потенциала на выводах 10, т. е. пониже ние потенциала на базах входных траиэио- е торов, что привоцит к уменьшению тока во входных транзисторах вентиля И,В режиме переключения перехоцный процесс на эмиттерах входных транэисто ров прохоцит значительно быстрее из-эа уменьшения погического перепаца на них с 2, 0 цо О, 4 В, Перехоцный процесс в схеме прохоцит цостаточно быстро, кот 1 ца суммарная емкость в коппекторном узпе вхоцных транзисторов бпиэка по ве личине к суммарной емкости в уэпе поцкпючения эмиттера вхоцного транзиотора. Если суммарная емкость в коппек торном узле входных транзисторов значи тельно бопьше, чем в эмиттерном, то цпя увеличения быстродействия необхоцимо поставить раэвяэываюший транэистор.Таким образом, поскопьку формирова ние сигнала выборки и невыборки осущесъвпяется в опрецепенных уэлах эпектричеокой схемы при меньших погических пере-, падах, чем у прототипа, цостигается бопее высокое быстроцействие при той же потребпяемой мощности. В прецпагаемом формирователе по 1сравнению с прототипом повышаетсябыстродействие на 20% при той жепотребляемой мощности.Внедрение иэобретения поэвопяетулучшить покаэатепи ЗУ (по временивыборки ", адреса) и увеличить технологические запасы по этому параметру.1 О 4536Составитель С, ПронинТехрец Т,платочка Корректор Л, Тяскц ецактор И. Ковать Поцписн оеР филиал ППП Патент", г. Ужгороц, уп, Проектная,аказ 7572/57 Тираж 936ВНИИПИ Госуцарственногоао целам ивобретени113035, Москва, Ж 335, Р митета ССС открытий кая набц. 4