Цифровой накопитель

(5 СУДАРСТВЕННЫЙ НОМИТЕТ ДЕЛАМ ИЗОБРЕТЕНИЙ.И О цццц-а ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54)(57) ЦИщий генера входной и втор, первые ны с выход и выходной оды которого соеди ами выходного регистра шиной, а входы входного одключены к первой входи и ч а ю щ ий с я тем, ю расширения Функционал ностей, в него введены региср, переключатель гистра е, о т с цел возмо пр(56) Патент США Ф 358281 О,кл, 331/10, опублик 1979. "Ббе 1 очас еесЬпдЕа ", 1973, Р 6, с.224-22 ФРОВОИ НАКОПИТЕЛЬ, содержатор тактовых импульсов, ыходной регистры и суммакодов, Р,Б-триггер и элемент ИЛИ, выход генератора тактовых импульсов,подключен к К-входу РБ -триггераи первому входу элемента ИЛИ, второй вход которого объединен с Б-входом триггера и соединен с выходомпереполнения сумматора, вторые входы которого подключены к выходампереключателя кодов, а выходы сумматора соединены с входами выходного регистра, вход синхронизациикоторого подключен к выходу элемента ИЛИ, выходы триггера соединены с соответствующими управляющимивходами переключателя кодов, первые и вторые кодовые входы которого подключены к выходам соответственно входного регистра и управляющего регистра, входы которогсоединены,с второй входной шиной.1 1169Изобретение относится к вычислительной технике и может быть использовано в качестве формирователя дискретной сетки частот с каналом компенсации накапливаемой фазовой погрешности.Цель изобретения - расширениефункциональных возможностей цифрового накопителя,На фиг. 1 показана функциональная Юсхема цифрового накопителя; нафиг. 2 - временные диаграммы работыустройства.Устройство содержит входной регистр 1, управляющий регистр 2, входы которых соединены соответственнос первой и второй входными шинами3 и 4 записи числа, а выходы подключены к кодовым входам переключателя5 кодов, управляющие входы которого 2 Осоединены с выходами КБ-триггера 6,ФК-вход которого соединен с выходомгенератора 7 тактовых импульсови первым входом элемента ИЛИ 8,второй вход которого подключен к 25Я-входу КБ -триггера 6 и выходупереполнения сумматора 9, другиевходы которого соединены с выходами соответственно переключателя 5 кодов, выходного регистра 10 30и выходной шиной 11. Входы регистра10 соединены с выходами сумматора 9, а вход синхронизации подключенк выходу элемента ИЛИ 8.На фиг. 2 приведены временные 35диаграммы работы накопителя, гдеобозначено: а - последовательностьтактовых импульсов с частотой следрвания Го ; б - изменение цифрового значения на выходе переключателя 5 кодов ; в - изменение информации на выходах регистра 10;г - процесс накопления информациина выходах сумматора 9; д - импульсы переполнения со среднейчастотой следования Г на выходе переполнения сумматора 9;е - последовательность импульсовна входе синхронизации регистра10; ж - выход КЯ-триггера 6, уп Оравляющего включением числа, поступающего с шины 3 на выход переключателя 5 кодов.Устройство работает следующимобразом. 55При подаче на К-вход КЯ-триггера 6 тактовых импульсов с генератора 7 на его инверсном выходе(А), получают значения средней 164 2устанавливается значение "1" и переключатель 5 кодов пропускает на вход сумматора 9 число, записанное в регистр 1 по шине 3. Тактовые импульсы с частотой следования 2 поступают с выхода генератора 7 через элемент ИЛИ 8 на вход регистра 10 и синхронизируют запись результатов суммирования сумматором 9 в регистр 10 через равные интервалы времени, Суммарный результат возрастает каждый период тактовой частоты Го на постоянную величину, равную значению числа на входных шинах 3 (А). В момент переполнения емкости сумматора 9, равной 2я где и - число выходных двоичных разрядов сумматора 9, на выходе сумматора 9 появляется импульс переполнения, который, поступая через элемент ИЛИ 8 на вход регистра 10, производит запись разницы между результатом суммирования и значением "2" в регистр 10 и, одновременно поступая на Б-вход КБ -триггера 6, устанавливает значение "1" на прямом выходе КБ -триггера, что является командой переключателю 5 кода на включение числа с входной шины 4 (В) на входы сумматора 9, который осуществляет сложение числа, поступающего по шине 4, с записанной в регистр 10 разницей. Первый тактовый импульс, приходящий вслед за импульсом переполнения, производит запись результата суммирования числа, поступившего по шине 4, одновременно переводит триггер 6 в исходное состояние и обеспечивает подачу числа, поступившего по шине 3 на вход сумматора 9 до прихода следующего импульса переполнения. Дополнительное суммирование числа по шине 4 в момент переполнения сумматора 9 эквивалентно снижению емкости накопителя без изменения характера процесса накопления. Выбирая различные значения числа (В) можно изменять рабочую емкость (Р) накопителя в широких пределахР=Я-В,где Я = 2 - полная емкость нако-ипителя,.Максимишин к Заказ 46ВНИИПИ 8 5 Подписиета СССкрытийнаб, д ажг е Государствен елам изобрет осква, Ж,коми нии ск Филиал ППП "Патент", г, Ужгород, ул. Проектная 3 116964 . 4 частоты следования импульсов переполнения с шагом (Р ) в соот-.ветствии с выражениемАА Еср роВВ этом режиме коэффициент делеПри наличии двоичного и -раз- ния устройства равен отношению рядного сумматора 9 несложно сформи- (В/А). Выбрав фиксированное десяровать дискретное множество частот тичное значение числа,(А) и изменяя в десятичной системе счислеНия. Дпя число (В), получим коэффициент дезтого достаточно выполнить условие 10 ления накопителя, равный коэшфициенЬР= = =10ту делителя с дробным переменнымо- в коэффициентом деления.