Устройство для возведения в квадрат комплексных чисел

маюн, Н. А. Назар 2) Авторы изобретения А. Ф. Бульбацщк В. Ордена Ленина институт кибернетики АН Украинской СССР 71) Заявитель 5 ОЗВЕДЕНИЯ В КВАДРА ЧИСЕЛ ТРОЙСТВО ДЛЯ КСНЫХ Изобретение втячислительной использовано р обработки сиг отно ится к областики и может бытьойствах цифровойдля получения е о так),групп1) квадрата комплексного числа, представленного последовательным кодом,поступающего на вход устройства младшими разрядами вперед,Известно цифровое устройство длявозведения разрядных чисел в квадрат 1, содержащее группы комбинационных сумматоров, входной регистр,группы элементов И и выходной сумматор,Недостатком устройстна являетсябольшое количество аппаратуры,как оно содержит (2 и"5), (пъ 6комбинационных сумматоров, (игруппу элеменгов И по ь, элементов Ив каждой, где- номер группы,Наиболее близким по технической сущно ти к изобретению является уст ройстно для возведения н квадрат дн ичного числа, представленного после довательным кодом 23, содержащее сум-матор, регистр результата, регистоснования, элементы ИЛИ, вспомогательный регистр, блок упранления 1 элементы И и элемент НЕ. Первый выходблока управления соединен с первымуправляющим входом регистра результата, первый вход которого подкдюченк выходу сумматора; Вход элемента НЕ 10соединен с входом устройства и первым входом первого элемента И, второй вход которого подключен к второ- -;му выходу блока управления и к первому входу второго элемента И, выход которого подключен ко второмууправляющему входу сумматора и кпервому управляющему входу регистраоснонания. Второй управляющий входпоследнего соединен с выходом первого элемента И и первым управляющимвходом вспомогательного регистра, второй управляющий вход которого соединен с первым выходом блока управления, разрядные выходы вспомогатель"879584 ного регистра соединены с соответствующими входами регистра основания и с первыми входами сумматора. Разрядные выходы регистра основания соединены со вторыми входами элементов ИЛИ, а выход элементов НЕ - со вторым входом второго элемента И.Недостатком устройства является невозйожность получения квадрата комплексного числа, выраженного зави О симостью 2 = х +у и поступающего младшими разрядами вперед.Целью изобретения является повышение быстродействия.Поставленная цель достигается13 тем, что в устройство, содержащее регистр действительного числа, регистр разности действительного и мнимого чисел, сумматор действительного числа и регистр результата действительного числа, вход которого соединен с выходом сумматора действительного числа, первый вхрд которого соединен с выходом регистра результата действительного числа, дополнительно введены регистр мнимого числа, регистр результата мнимого числа, сумматор мнимого числа, мультиплексоры мнимого и действительного чисел, регистр суммы мнимого и действитель 30 ного чисел, одноразрядный комбинационный сумматор, триггер переноса, триггер заема и одноразрядный комбинацион-. ный вычитатель. Второй вход сумматара действительного числа соединен с выходом мультиплексора действитель" Зф ного числа, первый вход которого соединен с выходом регистра разности действительного и мнимого чисел, вход которого соединен с выходом одноразрядного комбинационного вычитателя,40 выход заема которого соединен со вхо;, дом триггера заема, выход которого подключен ко входу заема одноразрядного комбинационного вычитателя, к входам двух старших разрядов муль" типлексора действительного числа.и двум старшим разрядам сумматора действительного числа, Выход сумматора . мнимого числа соединен с входом регистра результата мнимого числа., вы ход которого соединен с первым входом сумматора мнимого числа, второй вход которого подключен к выходу мультиплексора мнимого числа, вход младших разрядов которого соединен с вы- у ходом регистра суммы мнимого и дей- ствительного чисел, вход которого соединен с выходом одноразрядного 4комбинационного сумматора, выход переноса которого соединен с входом триггера переноса, выход которого подключен к входу переноса одноразрядного комбинационного сумматора и входу старшего разряда мультиплексора мнимого числа. Выходы регистров действительного и мнимого чисел соединены с соответствующими входами младших разрядов мультиплексоров мнимого и действительрого чисел. Входы действительной и мнимой части устройства подключены к соответструющим входам одноразрядных комбинационных сумматора и вычитателя и адресным входам мультиплексоров мнимого и действительного чисел. Вход действительного числа устройства соеди нен со входом регистра действительного числа, вход мнимого числа уст- . ройства - со входом регистра мю.мого числа, тактовый вход устройствасо входами сдвига регистров разности действительного и мнимого чисел, действительного числа, мнимого числа и суммы мнимого и действительного чисел, с тактовыми входами триггеров переноса и заема и входами приема кода регистров результата действительного числа и результата мнимого числа.Структурная схема устройства для возведения в квадрат комплексных чисел представлена на чертеже.Устройство содержит регистр 1 результата действительного числа, сумматор 2 действительного числа, мультиплексор 3 действительного числа, регистр 4 разности действительного и мнимого чисел, регистр 5 действительного числа, регистр 6 мнимого числа, мультиплектор 7 мнимого числа, регистр 8 суммы мнимого и действительного чисел, регистр 9 результата мнимого числа, сумматор 10 мнимого числа, одноразрядный комбинационный вычитатель 11, триггер 12 заема, одноразрядный комбинационный сумматор 13 и триггер 4 переноса. Предлагаемое устройство работает следующим образом.Исходное состояние регистров и триггеров устройства - нулевое, На "м такте работы на вход устройства поступают ,-е значения последовательных кодов действительной и мнимой частей комплексного числа хи у соответственно которые5 87958пдступают на входы регистров 5 н 6соответственно, поступают на соответ-,ствующие входы сумматора 13 и вычитателя 11 и на адресные входы мультиплексоров 3 и 7 соответственно., Напервые входы сумматоров 2 и 10 подаются со сдвигом на 2 разряда вправо (-1)"е значения регистров 1 и 9соответственно, В зависимости отзначений х и у 1 мультиплексоры 3 1 О1и 7 соответственно подают на вторыевходы сумматоров 2 и 1 О соответственно ("1)"е значения регистров 4,5 6 и (-1)-е значения регистров8,5,6 соответственно. Прн поступле" 15нии нулевой комбинации мультиплексоры 3 и 7 обеспечивают подачу комбинации на вторые входы сумматоров 2 и10 соответственно. На выходе сумматорра 13 формируется текущее -е значение суммы (х 1+ у ), которое поступает на вход регистра 8, а сигнал переноса ". на вход триггера 14. На выходе вычитателя 11 формируется текущее В"е значение разности (х;-, ), 25которое поступает на вход регистра4,а сигнал заема- на вход триггера 12На выходах сумматоров 2 и 10 формируются 1;-е значения действительнойи мнимой частей квадрата комплексно- Зого числа соответственно. Через время, необходимое для образования сум"мы в сумматорах 2 и 10, поступает,-тактовый импульс, который обеспечивает прием инфррмации в регистры 1и 9 соответственно, триггеры 12 и 1 ясоответственно, а также сдвиГ информации на 1 разряд вправо в регистрах 4,8,6,5,. Следующий (Г+1)-й такт работы устройства начинается с подачиследующих х,у узначений на входыустройства. За и Тактов в регистрах1 н 9 накапливается соответственнодействительное и мнимое значения комплексного числа представленного посЭ45ледовательным двоичным кодом.Для получения квадрата комплексного числа на устройстве-прототипенеобходимо наличие в нем множительного устройства и регистра промежуточного результата. При условии, чтомножительное устройство работает эаи тактов (и - количество разрядов),получение квадрата комплексного числа на устройстве-прототипе осуществляется за время55й 1 (2 Й + 1),Формула изобретения Устройство для возведения в квадрат комплексных чисел, содержащее регистр действительного числа, регистрразности действительного и мнимогочисел, сумматор действительного числа и регистр результата действительного числа, вход которого соединенс выхсдом сумматора действительного числа, первый вход которого соединен с выходом регистра результатадействительного числа, о т л и ч а -ю щ е е с я тем, что, с целью повышения быстродействияв него введенырегистр мнимого числа, регистр результата мнимого числа, сумматор мнимого числа, мультиплексоры мнимого и действительного чисел, регистр суммы мнимого и дей.вительного чисел, одноразрядныи комбинационный сумматор, триггер переноса, триггер заема и одноразрядный комбинационный вычитатель, причем второй вход сумматора действительного числа соединен с выходом мультиплексора действительного числа, первый вход которого соединен с выходом регистра разности действительного и мнимот го чисел, вход которого соединен с выходом одноразрядного комбинационного вычитателя, выход заема кото" рого соединен со входом триггера заема, выход которого подключен ко входу заема одноразрядного комбинационного вычитателя, к входам двух старших разрядов мультиплексора действительного числа н двум старшимразрядам сумматора действительногочисла , выход сумматора мнимогочисла соединен с входом регистра результата мнимого числа , выход которого соединен с первым вхогде с " время суммирования. 4 6В пр.дложенном устройстве аналогичная зависимость г = (х + у) вычисляется за время= п т.е. Фт 1,Кроме того, предлагаемое устройство может быть использовано для вычисления квадрата действительного числаПри этом мнимая часть прирав" нивается нулю и за время й п 15 в регистре действительного.,числа накапливается квадрат числа, поступающего младшими разрядами вперед на вход устройствадом сумматора мнимого числа, второй вход. которого подключен к выходу муль-, типлексора мнимого числа, вход млад" ших разрядон которого соединен с выходом регистра суммы мнимого идействительного чисел, вход которого соединен с выходом одноразрядного комбинационного сумматора, выход пе" реноса которого соединен с входом триггера переноса, выход которого р подключен к входу переноса однораз рядного комбинационного сумматора и входу старшего разряда мультиплексора мнимого числа, выходы регист" ров действительнсмо и мнимого чисел з соединены с соответствующими входами младаих разрядов мультиплексоров мнимого н действительного чисел, входы действительной и мнимой части устройства подключены к соответствующимзв входам одноразрядных комбинационных сумматора и вычитатепя и адресным входам мультиплексоров мнимого и действительного чисел, вход действительного числа устройства соединенсо входом регистра действительногочисла, вход мнимого числа устройства - со входом регистра мнимогочисла, тактовый вход устройствасо входамн сдвига регистров разностидействительного и мнимого чисел, действительного числа, мнимого числа исуммы мнимого и действительного чи-.сел, с тактовыми входами триггеровпереноса н заема и входами приемакода регистров результата действительного числа и результата мнимого числа. Источники информации принятие во внимание при экспертизе. Авторское свидетельство СССР У 623204-, кл. 6 06 Г 7/38, 978. 2. Авторское свидетельство СССР В 568051, кл. 6 06 Г 7/38, 977(прототип).