Устройство для воспроизведения колоколообразных функций

Номер патента: 1524046

Опубликовано: 23.11.1989

Авторы: Шевяков, Ширшова

МПК: G06F 7/52

Метки: n-разрядных, двух, умножения, чисел

...элементарные произведенияразрядов следующей группы, которые за тем суммируются вместе с переносом,сформированным в предыдущем такте.Таким образом, с окончанием подачи часть групп чисел устройство формирует младшую часть нх произведения.НЗа последующие - такта содержимое реКгистра 1 множителя остается без изменений, а из регистра множимого последовательно выписываются К-Разрядныегруппы множимого с заполнением освободившихся ячеек этого регистра 1 знаком множимого, отрицательное значениекоторого представлено обратным кодом,Формула изобретения Устройство для умножения двух Н- разрядных чисел (И), содержащее И-разрядные регистры множимого и множителя, группу элементов И и и одноразрядных сумматоров, причем входы множимого...

Номер патента: 1267524

Опубликовано: 30.10.1986

Авторы: Лощинина, Сибаров, Сколотнев, Хренов

МПК: H02H 3/16

Метки: блока, защитного, отключения, срабатывания

...которая корочевремени 61 , то к моменту появленияединицы на выходе элемента 11 задержки единица на выходе блока 10 ужепропадет и тогда на выходе элементаИ 12 единица не появится.Параметры устройства могут бытьвыработаны в соответствии с предельно допустимыми уровнями напряженияприкосновения и токов по ГОСТ12.1.038-82. Например, для постоянного тока можно выбрать пороги сраатывания блоков 14 и 10, соответтвующие токам 40 мА и 650 мАчерез чеовека,время.4 =0,01 с - допустимоеремя воздействия для тока 650 мА,порное напряжение Иа и постояннуюнтегрирования таким образом, чтобыоковременная характеристика каналатегратора имела вид 1267 где 45 3 случае, если эа время срабатывания блока защитного отключения переходного процесса в сети...

Номер патента: 1259269

Опубликовано: 23.09.1986

Авторы: Дрозд, Карпенко, Полин, Соколов, Шипита

МПК: G06F 11/08

Метки: модулю, умножения, чисел

...14 по модулюдва. В зависимости от значения парафазного кода один из знаков, снимаемых с выходов сумматоров 13 и 14 помодулю два, транслируется с входабез изменения, а другой - инвертируется. Для значения парафазного кода(1,0) инвертируется знак произведения ог г. С выходов первого 9, пятогс13, третьего 11 и шестого 4 сумматоров по модулю два значения знаковпроизведений поступают на вторые входы сумматоров по модулю два соответственно первой, второй, третьей ичетвертой групп. На первые входысумматоров 15 и 16 по модулю два первой группы поступают контрольныеразряды вычета по модулю ш=З отбрасываемых разрядов произведенияо,фНа первые входы сумматоров 17 и 18по модулю два второй группы поступа"ют контрольные разряды вычета по мо"дулю ш=З...

Номер патента: 1105897

Опубликовано: 30.07.1984

Автор: Батиста

МПК: G06F 11/22

Метки: блоков, логических

...на выходах 8 тестовые последовательности и представляющий собой генератор последовательности псевдослучайных кодов, контролируемый логический блок 9 с выходами 10.1 - 10.ь, первые 11 и вторые 12элементы И, элементы 13 ИЛИ, сумматоры по модулю два 14 и регистры 15сдвига, образующие группу сигнатурных анализаторов 16.1-1 б,п, имеющиевыходы 17,1-17.ь, сигнатурный анализатор 18, содержащий сумматор 14,регистр 15 и блок 19 индикации.Выходы блока 1 управления соединены с входами. элементов 11 и 12 и установочным входом группы сигнатурных анализаторов 16.1-16.д, с входами блока 5, с входами сигнатурного анализатора 18 и с входом задатчика 7 тестов. Выходы 8 задатчика тестов 7 соединены с входами контролируемого блока 9, выходы 10 которого...

Номер патента: 1128267

Опубликовано: 07.12.1984

Авторы: Авгуль, Макареня, Мищенко, Окулович

МПК: G06F 11/30

Метки: блоков, цифровых

...с выходомпервого элемента И, первый ивторой входы которого соединенысоответственно с единичным выходомтриггера и выходом первого элементаИЛИ, нулевой выход триггера соединен с.первыми входами второго итретьего элементов И, второй входвторого элемента И подключен к вы-ходу второго счетчика и входувторого элемента задержки, выходкоторого соединен с управляющим входом регистра и первым входом второго элемента ИЛИ, второй вход которого является входом сброса устройства и подключен к входам сбросавторого счетчика и регистра, выходырегистра являются выходами устройства, выход второго элемента ИЛИ соединен с нулевым входом триггера,единичный вход которого подключенк выходу первого элемента задержки,вход котррого связан с вторым входом...