Постоянное запоминающее устройство с блокировкой неисправных запоминающих элементов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ111 49 И 8 Союз Советских Сокиалиотических Ресаублик(22) Заявлено 21.05,74 21) 2026109/18 с 17,00 5) М. К рисоединением заявк Гасударственные комите Совета Министров СССР(088.8) бликовано 05.11.75. Бюлле а опубликования описания ло делам изобретений и открытий02.02. 7 Авторы изобретен О, А. Терзян и Л, М. Чахоян 1) Заявител 54) ПОСТОЯ Н НО БЛОКИРОВКОЙ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОЕИСПРАВНЫХ ЗАПОМИНАЮЩИЭЛ ЕМЕНТОВ Изобре т тельной т ц ЦВМ.Известны ЗУ с запоминающих эл регистр адреса, д копитель, регистр блок хранения ко дешифратор кода блокиров ементов ( ешифратор считываем да неиспр адреса некой неисправных ЗЭ), содержащие кода адреса, наой информации, вного разряда ц исправного раз, дешифраегистр счиосится к области вычислиможет быть использовано ряда.Недостатками этих ЗУ являются их сложность и малое быстродействие.Целью изобретения является упрощение устройства и повышение его быстродействия.Эта цель достигается путем того, что устройство содержит и дешифраторов кода неисправного разряда группы информационных разрядов, входы которых соединены с блоком хранения кодов неисправных разрядов, а выходы со входами соответствующих информационных разрядов регистра информации.В предлагаемом ПЗУ запоминающий массив накопителя условно делится на и групп таким образом, чтобы в каждой группе любого слова было бы не более одного неисправного ЗЭ.Блок-схема ПЗУ с блокировкой неисправных ЗЭ приведена на чертеже,ПЗУ содержит регистр адреса 1тор кода адреса 2, накопитель 3, р тываемой информации 4 с цнформаццоннымцразрядами 5, блок хранения кодов неисправных разрядов 6, и дешцфраторов кода неисправного разряда группы информационных5 разрядов 71 - 7Входы регистра адреса 1 ц блока 6 соединены с шинами кода адреса 8. Выходы регистраадреса 1 соединены через дешифратор кодаадреса 2 с накопителем 3, выходы которого10 соединены с входами информационных разрядов 5 регистра информации 4. Выходы блока 6 соединены с входами соответствующихдешифраторов 7, - 7 выходы которых подключены к входам соответствующих цнформа 15 ционных разрядов,ПЗУ работает следующим образом.Код адреса 8 одновременно поступает нарегистр информации 4 и блок 6.При обращении по исправному адресу20 ПЗУ работает как обычно: выбранное с помощью дешифратора кода адреса 2 слово цзнакопителя 3 поступает на регистр информации 4, а затем на выходные шины 9. Прцэтом на выходах дешифраторов 7, - 7 коррек 25 тирующая информация отсутствует.При обращении к адресу с неисправнымиЗЭ выборка из накопителя 3 производитсяаналогично. Однако в этом случае цз блока 6на входы дешифраторов 71 - 7 подаются коды30 неисправных разрядов. На выходах дешцфра431158 2 3А 1 ехред А. (гввиивков Х;,еле 1 оррек Редактор Л. Утехина Тираж 648 омитста Совета М 1 иистр сии 1 и О: ерв Ои гсискги лао., д. 4 5Игд. М 70Государствсгиогоио дса:, ии;:Х 1 оскзг, /К,-88,каз 40/ ПодписиСССР 1-1 ИИ кио; г, лп и;. -. .о торов 7, - 7, в информационных разрядах которых присутствуют еисправпые 33, появляются сигналы, коррсктпрующ;:" информацию этого ЗЭ. На выходах дешпфрторов, соОтВетстВующих группам исправх разрядов, корректирующий сигпаг отсутствует. Исправленная информация поступО 1 Выходные шины 9,Предмет изобрстс: пя Постоянное запоминающее устройство сблокировкой неисправных запоминающих элеМс П 01, СО 1 рЛ;ьЦ С 1, КОПП Г(,ь, со-.и С. Ы перез дешифратор кода адреса с ре 1 по, ., адреса, регистр с,птываемой и;форм ац.,: и бло 1, храпения кодов песправ ых разрядов, 5 отлп . аю:цсеся тем, ято, с целью упрощения устройства и повышения его быстродспствия, оно содержит и дешифраторов, кода неисправного разряда груши: Пнформацпопых разрядов, входы которых соединены с 10 блоком храпения кодов неисправных разрядов, а выходы - со входами соответствующих информационных разрядов Вегпстра с пггьВаемой нпформацпи.
СмотретьЗаявка
2026109, 21.05.1974
ПРЕДПРИЯТИЕ ПЯ А-7390
ТЕРЗЯН ОНИК АРТЕМОВИЧ, ЧАХОЯН ЛЕОНИД МИКАЕЛОВИЧ
МПК / Метки
МПК: G11C 17/00
Метки: блокировкой, запоминающее, запоминающих, неисправных, постоянное, элементов
Опубликовано: 05.11.1975
Код ссылки
<a href="https://patents.su/2-491158-postoyannoe-zapominayushhee-ustrojjstvo-s-blokirovkojj-neispravnykh-zapominayushhikh-ehlementov.html" target="_blank" rel="follow" title="База патентов СССР">Постоянное запоминающее устройство с блокировкой неисправных запоминающих элементов</a>
Преобразователь угла поворота вала в код
Номер патента: 1005128
Опубликовано: 15.03.1983
Авторы: Квартиркина, Котович, Семенец, Теплицкий
МПК: G08C 9/04
Метки: вала, код, поворота, угла
...тактовых сигналов соединены с входами коммутатора б октантов, регистра 13 управления, сравнивающего уст- ройства 8 и регистра 7 октантов,Вход распределителя 15 тактовых сигналов соединен с выходом фазнрующего формирователя 16. Выход регистра 13управления соединен с входом регистра 11 хранения кода. Один вход второго дополнительного ПКН 17 подклю чен к выходу ПКН 14, другие входы подключены к выходам регистра 13 управления,а.выход ПКН 17 через токо- ограничивающий элемент 18 подключен к средней точке делителя 10.Преобразователь работает следующим образом.Последова тельность работы преобразователя в цикле преобразования задается распределителем 15 тактовых сигналов, который запускается фазирующим формирователем 16 и управляет работой...
Устройство для сбора диагностической информации о формировании адресов переходов микропрограмм
Номер патента: 1290328
Опубликовано: 15.02.1987
Автор: Пшеницын
МПК: G06F 11/00
Метки: адресов, диагностической, информации, микропрограмм, переходов, сбора, формировании
...адбце 1,ля восстановлени ыполненнои икропрограм столбец 1) ой последовательност еобходимо ами ветвл ежду заполий (столбец ие адреса команд, кото ки алгоритма недостаю ими микр з расп ся значеветвлени0 разом, бозначают ненными адр 2) подстави следующих з рые берутся укаэываютов адресовТаким об- тевлении3 1290328 микропрограммы, Например, между адресами 1 В 22 и 1 В 2 В подставляется изалгоритма недостающий адрес 1 ВОЕи т,д.В случае неоднозначности следую 1 В 34 щего адреса микрокоманды (например,при условном, переходе) из распечатки алгоритма микропрограммы беретсянаименьший адрес из возможных адресов ветвлений (ожидаемый). 1 ОНапример, после микрокоманды с 1 В 44 адресом 1 В 2 В из возможных следующихнезапомненных адресов 1 ВОА и 1...
Устройство для выделения значащих разрядов из последовательности многоразрядных двоичных кодов
Номер патента: 1038935
Опубликовано: 30.08.1983
Авторы: Громаковский, Левина
МПК: G06F 7/06
Метки: выделения, двоичных, значащих, кодов, многоразрядных, последовательности, разрядов
...разрядов, кроме К"го , соединен с вторым адресным входоч (1+1)-го накопителя и с информационным входом промежуточного регистра (1+1 )-го блока для последовательного ьыделения значащих раэря" дов вьи,о,:1 регистра результата К-го блока для последовательного выделенля значащих разрядов является инФормдционным зыхо,ом устроиства, Вы 4 О ход каждо о :-го накопителя соединен с втао.,ч информационным входом узла Выделен я значащих разрядов 1-го блока для последовате.пьного выделения значащих разрядов, выходы всех узлов оценки количества значащих разрядов, кроме первого, соединены с соответствующими Вход"ми Второй группы входов узла управления, первый и второй Выходы которого соединены соответственно с управляющими входом узла выделения...
Формирователь адреса системы передач информации
Номер патента: 605229
Опубликовано: 30.04.1978
Авторы: Ермаков, Маркелов, Уриков
МПК: G08C 19/28
Метки: адреса, информации, передач, системы, формирователь
...в состояние О триггеры 3 и все к разрядов регистра 4 сдвига, за исключением 1-го разряда, который устанавливается в состояние 1, На выходе блока 5 формирования последовательности адресов получается двоичный и-разрядный код, соответствующий только данному состоянию регистра 4 сдвига и который заносится на триггеры 8 в блок 6 выборки адресов.Сигналом Пуск триггер 3 переводится в состояние 1, тем самым разрешая прохождение импульсов с генератора 1 через элемент 2 в блок 6. Зтии импульсами поочередно опрашиваются триггеры 8 блока 6, При состоянии 1 триггера на Выходе состветствующего элемента И 9 появляется сиг ал, который поступает на вход шифратора 7 адресов, вырабатывая на его выходе определенпый и-разрядный адрес (А .Асм,...
Устройство для выбора адреса рассредоточенных источников информации
Номер патента: 553897
Опубликовано: 07.09.1981
Авторы: Бабушкин, Беляев, Мархасин
МПК: H04J 6/00
Метки: адреса, выбора, информации, источников, рассредоточенных
...служат посылками выбораизбирания 1 источника информации,адрес которого зашифрован в видеочередного сегмента рекуррентной последовательности.Если устройство находится в синхронизме с ведущим генератором центрального пункта, переключатель 2 находится в положении "б", т,е. обратная связь генератора рекурренты 3замкнута,На блок сравнения 7 подаются символы последовательности, вырабатываемые генератором рекурренты 3, и символы, поступающие из линии связи через приемник 1. Результат их сравнения записывается в регистр памяти5, представляющий собой регистр сдвига. Если символы совпадают, в первыйразряд регистра памяти 5 эаписываетря нуль, в противном случае - единица, Когда из линии связи приходитследующий символ, цикл...
Предыдущий патент: Постоянное запоминающее устройство
Следующий патент: Постоянное запоминающее устройство
Случайный патент: Сцепная муфта