Балансный модулятор

ОЛ ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик и 904197(51)М. Кл,Н 03 С 1/54 6 06 С 7/16 Государстееиный комптет СССР по делам наебретенкй к открытей.335(088.8) Опубликовано 07.02.82, Бюллетень,В 5 Дата опубликования описания 09.02.82.В и В.В, Масленников осковский ордена Трудового Красного Знамени инженерно-Физический институт) Заявител 54) БАЛАНСНЫЙ МОДУЛЯТ Изобретение относится к аналоговой вычислительной технике и может быть использовано в электронной аппаратуре различного назначения, в частности в радиоприемных устройствах.Известны балансные модуляторы, используемые в радиоприемных устройствах для преобразования спектра,сигналов, содержащие согласованные тран; зисторы, источники постоянного тока и нагрузочные резисторы 11 .Недостатком этих устройств является их малая линейность в диапазоне выходных токов, превьпвающих режимный ток устройства перемножения и, как следствие, маленький динамический диапазон выходных сигналов.Наиболее близким по технической сущности к предлагаемому является балансный модулятор, содержащий первый и второй усилительные транзисторы, базы которых объединены и соединены с первым выходом дифференциального источника входного напряжениятретий и четвертый усилительные тран, зисторы, базы которых объединены исоединены со вторым выходом дифференциального источника входного напряжения, причем объединенные коллекторы 5первого к четвертого усилительныхтранзисторов и объединенные коллекторы второго и третьего усилительныхтранзисторов, являющиеся дифференоциальными выходами модулятора, черезсоответственно первый и второй нагрузочные резисторы подключены к источнику напряжения питания, причем эмиттеры первого и третьего усилительных транзисторов объединены и подключены к первому выходу первогодифференциального усилительного каскада, а эмиттеры второго и четвертого усилительных транзисторов объединены и подключены ко второму выходу первого дифференциального усилительного каскада. Перемножаемые сигналы подаются между объединенными базами третьего и четвертого усили-.тельных транзисторов, а также навходы первого дифференциального усилительного каскада 1 21,Линейность такого балансного модулятора по входному сигналу, подаваемому на входы дифференциальногоусилительного каскада, при большихвходных сигналах резко ухудшается.вследствие невозможности получитьот дифференциального каскада выходной ток, превышающий его режимныйток, что значительно снижает динамический диапазон выходных сигналовувеличение динамического диапазонавыходных сигналов сопряжено с повыдением режимного тока модулятора и,следовательно, потребляемой им мощ-,ности,Цель изобретения - расширениединамического диапазона выходных сиг-ъ 0налов при одновременном снижении;потребляемой мощности.Поставленная цель достигается тем,что в известный балансный модулятор,содержащий дифференциальный источниквходного напряжения, источник входного тока, два нагрузочных резистора, источник напряжения питания, первый и второй усилительные транзисторы, базы которых объединены и подключены к первому выходу дифференциального источника входного напряжения,третий и четвертый усилительные транзисторы, базы которых объединеныи подключены ко второму выходу диф 35ференциального источника входногонапряжения, объединенные коллекторыпервого и четвертого усилительныхтранзисторов и объединенные коллекторы второго и третьего усилительных40транзисторов являются дифференциальными выходами модулятора и подключены соответственно через первый ивторой нагрузочные резисторы ко входу источника напряжения питания, вве 45дены четырнадцать усилительныхтранзисторов, десять компенсационных транзисторов, четыре диодных нелинейных элемента с экспоненциальной характеристикой и шесть источников постоянного тока, причем эмит 50тер первого усилительного транзистора подключен к эмиттеру пятогоусилительного транзистора и к эмиттеру первого компенсационного транзистора, эмиттер третьего усилительного транзистора подключен к эмиттеру шестого усилительного транзистораи к эмиттеру второго компенсационного транзистора, базы пятого усилительного транзистора и второго компенсационного транзистора объединены и подключены к коллектору второго компенсационного транзистора, базы шестого усилительного транзистора и первого компенсационного транзистора объединены и подключены к коллектору первого компенсационного транзистора, эмиттер второго усили,тельного транзистора подключен к эмиттеру восьмого усилительного транзистора и к эмиттеру третьего компенсационного транзистора, змиттер четвертого усилительного транзистора подключен к эмиттеру четвеотого компенсационного транзистора и к эмиттеру седьмого усилительного транзистора, базы седьмого усилительного транзистора и третьего компенсационного транзистора объединены и подключены к коллектору третьего компенсационного транзистора, базы восьмого усилительного транзистора и четвертого компенсационного транзисто,ров объединены и подключены к коллектору четвертого компенсационного транзистора, коллекторы пятого, шестого, седьмого и восьмого усилительных транзисторов подключены к общей шине, коллекторы первого, второго, третьего и четвертого компенсационных транзисторов, соответственно, подключены к коллекторам девятого, десятого, одиннадцатого и двенадцатого усилительных транзисторов, эмиттеры девятого и десятого усилительных транзисторов объединены и подключены к эмиттеру тринадцатого усилительного транзистора и к эмиттеру пятого компенсационного транзистора, эмиттеры одиннадцатого и двенадцатого усилительных транзисторов .объединены и подключены к эмиттеру четырнадцатого усилительного транзистора и к эмиттеру шестого компенсационного транзистора, базы тринадцатого усилительного транзистора и шестого компенсационного транзистора объединены и подключены к коллектору шестого компенсационного транзистора и к первому выходу первого источника постоянного тока, базы четырнадцатого усилительного и пятого компенсационного транзисторов объединены и подключены к коллектору пятого компенсационного транзистора и к первому выходу второго источника постоянного тока, коллекторы тринад904197 Балансный модулятор, содержащий дифференциальный источник входного напряжения, источник входного тока, 5 два нагрузочных резистора, источник напряжения питания,первый и второй .усилительные транзисторы, базы которых объединены и подключены к первому выходу дифференциального источ ника входного напряжения; третий и четвертый усилительные транзисторы, базы которых объединены и подключены ко второму выходу дифференциального источника входного напряжения, 15 объединенные коллекторы первого и четвертого усилительных транзисторов и объединенные коллекторы второго и третьего усилительных транзисторов являются дифференциальными выхода ми балансного модулятора и подключены соответственно через первый и второй нагрузочные резисторы ко входу источника напряжения питания, отличающийся тем, что, 5 с целью расширения динамического диапазона выходных сигналов при одновременном снижении потребляемой мощности, в него введены четырнадцать усилительных транзисторов, де сять компенсационных транзисторов, четыре диодных нелинейных элемента с экспоненциальной характеристикой и шесть источников постоянного Формула изобретения тока, причем эмиттер первого усили- З 5тельного транзистора подключен кэмиттеру пятого усилительного транзистора и к эмиттеру первого компенсационного транзистора, эмиттер третьего усилительного транзистора подключен к эмиттеру шестого усилительного транзистора и к эмиттеру второгокомпенсационного транзистора, базы:пятого усилительного транзистора ивторого компенсационного транзистора 15объединены и подключены к коллекторувторого компенсационного транзистора, базы шестого усилительного транзистора и первого компенсационноготранзистора объединены и подключенык коллектору первого компенсацион-.ного транзистора, эмиттер второгоусилительного транзистора подключенк эмиттеру восьмого усилительноготранзистора и к эмиттеру третьегокомпенсационного транзистора, эмиттер четвертого усилительного транзистора подключен к эмиттеру четвертого компенсационного транзистора и к эмиттеру седьмого усилительного транзистора, базы седьмого усилительного транзистора и третьегокомпенсационного транзистора объединены и подключены к коллекторутретьего компенсационного транзистора, базы восьмого усилительного транзистора и четвертого компенсационного транзисторов объединены и подключены к коллектору четвертого компен-сационного транзистора, коллекторыпятого, шестого, седьмого и восьмого усилительных транзисторов подключены к общей шине, коллекторы первого, второго, третьего и четвертогокомпенсационных транзисторов, соот-.ветственно, подключены к колпекторакдевятого, десятого, одиннадцатого идвенадцатого усилительных транзисторов, эмиттеры девятого и десятогоусилительных транзисторов объединеныи подключены к эмиттеру тринадцатогоусилительного транзистора и к змиттеру пятого компенсационного транзистора, эмиттеры одиннадцатого и двенадцатого усилительных транзисторов объединены и подключены кэмиттеру четырнадцатого усилительноготранзистора и к эмиттеру шестого компенсационного транзистора, базы тринадцатого усилительного транзистораи шестого компенсационного транзистора объединены и подключены к коллектору шестого компенсационного транзистора и к первому выходу первогоисточника постоянного тока, базычетырнадцатого усилительного и пятого компенсационного транзисторов объединены и подключены к коллекторупятого компенсационного транзистора и к первому выходу второго источника постоянного тока, коллекторытринадцатого и четырнадцатого усилительных транзисторов и вторые выходыпервого и второго источников постоянного тока подключены к общей шине, базы девятого и десятого усилительных транзисторов объединены и подключены к аноду первого диодного нелинейного элемента, к катоду второго диодного нелинейного элемента и к первому выходу источника входного тока, базы одиннадцатого и двенадцатого усилительных транзисторов объединены и подключены к аноду третьего диодного нелинейного элемента, к катоду четвертого диодного нелинейного элемента и ко второму выходу источника входного тока, катод пер12 904197 ВНИИПИ Заказ 165/47 Тираж 953 Подписи ал ППП "Патент",г.Ужгород,ул.Проектна вого диодного нелинейного элемента подключен к эмиттеру пятнадцатого усилительного транзистора и к эмиттеру седьмого компенсационного транзистора, катод третьего диодного не- Б линейного элемента подключен к эмиттеру шестнадцатого усилительного транзистора и к эмиттеру восьмдго : компенсационного транзистора, .базы пятнадцатого усилительного транзис О тора и восьмого компенсационного транзистора объединены и подключены к коллектору восьмого компенсационного -транзистора-и к первому выходу третьего источника постоянного тока, 1 Збазы шестнадцатого усилительного транзистора и седьмого компенсационного транзистора объединены и подклю чены к коллектору седьмого компенсационного транзистора и к первому щ выходу четвертого источника постоянного тока, коллекторы пятнадцатого и шестнадцатого усилительных транзисторов и вторые выходы третьего и четвертого источников постоянного 2 Знапряжения подключены к общей шине,анод второго диодного нелинейногоэлемента подключенк эмиттеру семнадцатого усилительного транзистора ик эмиттеру девятого компенсацион- ррного транзистора, анод четвертого диодного нелинейного элемента подключен к эмиттеру восемнадцатого усилительного транзистора и к эмит,теру десятого компенсационного тран-.зистора, базы семнадцатого усилительного транзистора и десятого компенсационного транзистора объединеныи подключены к коллектору десятогокомпенсационного транзистора и кпервому выходу пятого источника постоянного тока, базы восемнадцатогоусилительного и девятого компенсационного транзисторов объединены иподключены к коллектору девятогокомпенсационного транзистора и кпервому входу шестого источника постоянного тока, коллекторы семнадцатого и восемнадцатого усилительныхтранзисторов и вторые выходы пятого и шестого источников постоянного тока объединены и подключенык выходу источника напряжения питания. Источники информации, принятые во внимание при экспертизе1. "Иойога 1 а 5 еа 1 сопдцсйог Ргос 1 цсйз. 1 пс.", 11 пеаг 1 пйедга 1 ед с 1 гсо 1 йз. Оайа Воо, ТЬ 1 гс 1 И 111 оп 973, йочещЬег, р. 8-416. 2. Гребен А.Б. Проектирование аналоговых интегральных схем. М., "Энергия"., 1976. с, 144, рис. 7-3прототип)