Микропроцессорное устройство для цифрового преобразования координат

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ЕТЕНИ йИЩ 0-,ство СССР идет ел 7/38. и др Микрощенногои связь ты пов Радио о (про ип еблок лов,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ САНИЕ ИЗО АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54)(57) МИКРОПРОЦЕССОРНОЕ УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ КООРДИНАТ, содержащее операционный блок и блок памяти микрокоманд,первая группа выходов которогосоединена с группой входов кода операции операционного блока, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия, оно дополнительно содержит блок памяти подпрограмм, счетчик, блок дешифраторов,первый блок формирования управляющихсигналов, содержащий дешифратор,четыре триггера, два элемента ИЛИ-НЕ,два элемента ИЛИ, шесть элементов И,элемент И-НЕ, элемент И-ИЛИ, дваэлемента 2 И-ИЛИ-НЕ, элемент 2 И-ИЛИ,элемент И-ИЛИ-НЕ и элемент ЗИ-ИЛИ,и второй блок формирования управляющих сигналов, содержащий четыремультиплексора, семь триггеров, пятьэлементов И, два элемента И-НЕ, элмент ИЛИ, элемент 2 И-ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем адресный вход устройства соединен с адресным входом блока памяти подпрограмм,вход разрешения чтения которогосоединен с выходом первого триггерапервого блока формирования управляю.БО 1104523 Ш С 06 Г 15/20, С 06 Р 7/ щих сигналов и с первым инверснымвходом первого элемента ИЛИ первогоблока формирования управляющих сиг, налов, тактовый вход блока памятиподпрограмм соединен с выходом первого элемента 2 И-ИЛИ-НЕ, первая ивторая группы информационных выходовблока памяти подпрограмм соединенысоответственно с группой адресныхвходов блока памяти микрокоманд ис группой информационных входовмладших разрядов Счетчика, информа ционные входы старших разрядов которого соединены с инверсным выходом дешифратора, первый и второй информационные выходы блока памяти подпрограмм соединены соответственнос первым и вторым входами дедяфратора, вход разрешения чтения блокапамяти микрокоманд соединен с выходомпервого элемента ИЛИ-НЕ первого блокаформирования управляющих сигналови с входом синхронизации второготриггера, тактовый вход блока памятимикрокоманд соединен с выходом первого элемента И первого блока формирования управляющих сигналов,первый выход второй группы выходовблока памяти микрокоманд соединенпервым и вторым входами элементаЗИ-ИЛИ, второй выход второй группывыходов блока памяти микрокомандсоединен с третьим и четвертым входами элемента ЗИ-ИЛИ, третий выходвторой группы выходов блока памяти микрокоманд соединен с первым инверсным входом первого элемента Ивторого блока формирования управляющих сигналов и с прямым входомпервого элемента И-НЕ второго а формирования управляющих сигна11 Мж 10 112 И-ИЛИ первого блока формирования управляющих сигналов и с первым входом второго элемента ИЛИ первого блока формирования управляющих сигналов, четвертый прямой вход первого элемента 2 И-ИЛИ-НЕ соединен с выходом пятого элемента И первого блока формирования управляющих сигцалов и вторым входом элемента И-ИЛИ-НЕ, выход второго элемента ИЛИ-НЕ соединен с вторым прямым входом пятого элемента И первого блока формирования управляющих сиг - налов, с вторым прямым входом элемента 2 И-ИПИ первого блока формирования управляющих сигналов и прямым входом шестого элемента И первого блока формирования управляющих сигналоВ, третий прямой вход элемента 2 И-ИЛИ первого блока формирования управляющих сигналов соединен с выходом четвертого триггера первого блока формирования управляющих сигналов, с инверсным входом шестого элемента И первого блока формирования управляющих сигналов и с третьим входом элемента И-ИЛИ-НЕ, выход которого соединен с входом синхронизации четвертого триггера первого блока формирования управляющих сигналов, информационный вход которого соединен с выходом шестого элемента И первого блока формирования управляющих сигналов и с вторым входом элемента И-ИЛИ, третий вход которого соединен с выходом второго элемента первого блока формирования управляющих сигналов, выход элемента 2 И-ИЛИ первого блока формирования управляющих сигналов соединен с инверсным40 входом пятого элемента И первого блока формирования управляющих сигналов, с четвертым Трямым входом второго элемента 2 И-ИЛИ-НЕ и с вторым входом второго элемента ИЛИ первого45 блока формирования управляющих сигналов, выход которого соединен с третьим входом элемента И-НЕ первого блока формирование управляющих сигналов, выход третьего триггера первого бл ока фор мир ова ния управляющих сигналов, выход элемента ЗИ-ИЛИ сое - динсн с вторым ицверсным входом пер - його элемента И первого блока формирования управляющих сигналов и с прямьи входом четвертого элемента И 55 первого блока формирования управляющих сигналов, выход первого элемента И второго блока формирования управляющих сигналов соединен спервыми входами четвертого и пятогоэлементов И второго блока формирования управляющих сигналов, второйвход четвертого элемента И второгоблока формирования управляющих сиг, -налов соединен с выходом первоготриггера второго блока формированияуправляющих сигналов и с вторым информационным входом второй группычетвертого мультиплексора, первыйвыход которого соединен с информационным входом четвертого триггеравторого блока формирования управляющих сигналов, вход синхронизациикоторого соединен с выхода первогоэлемента И-НЕ второго блока формирования управляющих сигналов и с входом синхронизации пятого триггеравторого блока формирования управляющих сигналов, информационный входкоторого соединен с вторым выходомчетвертого мультиплексора, второйинформационный вход первой группыкоторого соединен с первыми прямыми инверсным информационными входами первого мультиплексора, с вторыминформационным входом второго мультиплексора, с выходом второго триггеравторого блока формирования управляющих сигналов и с информационным входом шестого триггера второго блокаформирования управляющих сигналов,вход синхронизации которого соединен с выходом второго элемента И-НЕвторого блока формирования управляющих сигналов и с входом синхронизацииседьмого триггера второго блокаформирования управляющих сигналов,информационный вход которого соеди -нен с выходом третьего триггера второго блока формирования управляющихсигналов и с вторым информационнымвходом третьего мультиплексора, третий и четвертый информационные входыкоторого соединены с третьим информационным входом второго мультиплексора и с выходом элемента ИСКЛЮЧАЮ -ЩЕЕ ИЛИ, первый вход которого соединен с выходом шестого триггеравторого блока формирования управляющих сигналог, с четвертым, пятым ишестым информационными входами второго мультиплексора, с пятым информационным входом третьего мультиплексора и с первым входом элементаИЛИ второго блока формирования управляющих сигналов, второй входкоторого соединен с выходом седьмого13 11045триггера второго блока формированияуправляющих сигналов, с вторым входомэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с седьмыми восьмым информационными входамивторого мультиплексора выход элеЭ5мента ИЛИ второго блока формированияуправляющих сигналов соединен с шестым информационным входом третьегомультиплексора, седьмой и. восьмойинформационные входы которого подключены к шине нулевого потенциала,. выход пятого триггера второго блокаформирования управляющих сигналовсоединен с вторыми прямым и инверсным информационными входами первогомультиплексора и с вторым прямымвходом элемента 2 ИЛИ-НЕ, второгоблока формирования управляющих сигналов, третий прямой и второй инверсный входы которого соединеныгос выходом второго элемента И второго блока формирования управляющихсигналов, выход четвертого триггеравторого блока формирования управляющих сигналов соединен с вторым25входом пятого элемента И второгоблока формирования управляющих сигналов и с третьими прямым и инверсныминформационными входами первого мультиплексора, четвертые прямой и инверсный информационные входы которого .30подключены к шине нулевого потенциала, выходы четвертого и пятого элементов И второго блока формированияуправляющих сигналов являются.соответственно выходом числоимпульсногокода Х круговой развертки устройстваи выходом числоимпульсного кода 1 Укруговой развертки устройства.На фиг. 1 показана структурнаясхема предлагаемого устройства; нафиг. 2 - функциональная, схема второгоблока. формирования управляющих сигналов; на фиг. 3 - функциональнаясхема первого блока формированияуправляющих сигналов.Предлагаемое устройство содержитблок 1 памяти подпрограмм, блок 2памяти микрокоманд, счетчйк 3, первый блок 4 формирования управляющихсигналов, блок дешифраторов 5,50операционный блок 6, второй блок 7формирования управляющих сигналов,адресный вход 8, вход 9 запуска, тактовый вход 10, выходы 11 синхронизации и записи внешней памяти, выход 512 управления внешней памятью, первую группу адресных выходов 13, вторую группу адресньм выходов 14,23 4выходы 15 знаковьм разрядов, группу входов-выходов 16 данньм, выходы 17 знаковых разрядов координат круговой развертки.Второй блок 7 формирования управляющих сигналов (фиг. 2) содержит первый 18, второй 19, третий 20, четвертый 21, пятый 22, шестой 23 и седьмой 24 триггеры, четвертый 25, первый 26, второй 27 и третий 28 мультиплексоры, элемент 2 И в И 29, первый элемент И 30, первый элемент И-НЕ 31, второй элемент И-НЕ 32, четвертый элемент И 33, пятый элемент И 34, элемент ИСКЛЮЧАЮЩЕЕ ИПИ 35, элемент ИЛИ 36, третий элемент И 37, второй элемент И 38.Первый блок 4 формирования управляющих сигналов (фиг. 3) содержит дешифратор 39, первый 40, четвертый 41, второй 42 и третий 43 триггеры, шестой элемент И 44, элемент И-ИЛИ-НЕ.45, второй элемент ИЛИ 46, элемент И-НЕ 47, элемент ЗИ в И 48, первый элемент ИЛИ-НЕ 49, первый элемент ИЛИ 50, второй элемент И 51, второй элемент ИЛИ-НЕ 52, элемент 2 И-ИЛИ 53, пятый элемент И 54, первый эле-мент И 55, третий элемент И 56, четвертый элемент И 57, первый элемент 2 И-ИЛИ-НЕ 58, элемент Н-ИЛИ 59 ивторой элемент 2 И-ИЛИ 60.Операционный блок 6 выполнен на восьми ИС К 589 ИК 02 и одной ИС К 589 ИКОЗ.Блоки 1 и 2 и счетчик 3 синхронизируются, от блока 4 соответственно сигналами СС 1, СС 2 и ССЗ, в каждом из которых содержатся два сигнала: импульсы записи и счетный импульс .Счетчик 3 вырабатывает код ф 13 на выходе 13 и переменную- О, при ф 13 ФО; 8 2= 51 ь фО= (Х 31 1, ри ф 13= ОБлок 1 формирует 15-разрядный код подпрограммы, первые восемь разрядов которого определяют адрес КПпервой микрокоманды подпрограммы, следующие пять рязрядов кода, подпрограммы КП 6 определяют при Ц 1=0 (или при Ц 1=1) начальный адрес обращения к внешней памяти (или количество циклов выполняемой подпрограммы), а остальные два разряда кода подпрограммы образуют(гь 1 15код Ц=Ц 1 ЦО, определяющий тип подпрограммы так, что при Ц=О выполняется простая подпрограмма, при Ц =2 - циклическая подпрограмма типаалгоритма операции умножения илиделения с количеством циклов .отдвух до 33, а при Ц =3 - циклическая подпрограмма формирования круговой развертки с количеством циклов 1024,Блок 2 вырабатывает 15-разрядныйкод микрокоманды. Первые семь раз-рядов этого кода образуют код РР 6 Р 5 Р 4 ГЗ Г 2 Р 1 ГО микрооперации,восьмой разряд представляет сигналС 1, следующие пять разрядов образуют код у=у 4 уЗ у 2 у 1 уО управленияфлажковой логикой формирователя 7,.а два последних разряда образуюткод П=П 1 ПО признака конца подпрограммыБлок дешифраторов 5 по коду Гформирует сигналы 1=Р 6 Р 5.Р 4-РЗ Р 2 Р 1 ГО;С 2=Г 6.Г 5 Р 4 РЗ Г 2 Р 1;ЯЗ=Р 6 Г 5 Г 4 РЗ Рг Р 1;Я 4=Г 6 Р 5 Р 4 ГЗ Г 2 Г 1;(5=Г 6 Г 5 Г 4 РЗ Г 2 Р 1 ГО;Я 6=Р 6 Р 5-Р 4 РЗ Г 2 Р 1 ГО. 523 16а выход СПо(Со) находится в третьем состояниЦ.На блок 7 поступает код У, сигнал до и д знаковых разрядов в 5модифицированном коде (прямом обФратном или дополнительном), сигнаЛыС 1, Со ч СПо, 8 1 94, 66, признак круговой развертки (ПКР=Ц 1 Цо)и тактовые импульсы.По,входным сигналам блок 7 вырабатывает маскирующий сигнал К, сигналпереноса С 1, сигнал К = СП 1 сдвигавправо, знаковые разряды г о оЬо - знаковый разряд, й - дополнительный знаковый разряд модифицированного кода), а при ПКР=1генерирует импульсы числоимпульсных,кодов Ии М круговой развертки.В блоке 7 флажки ф 18 - Ф 24 вырабатываются триггерами 18-24, функции управления флажками осуществляются в соответствии с табл . 4, сигналц К ко и 20 вырабатывают мультиплексоры 26-28 согласно табл. 5мультиплексор 25 вырабатывает флаж- ки элементы 35 и 36 - флажкиФ 55:фгь Е Фг 4;фзь:фг 5 ч фг 4В операционном блоке 6 (как и в ИС К 589 ИК 02) можно функционально выделить дешифратор микрооперации, З 5 два мультиплексора кодов, арифметико-логическое устройство. одиннадцать регистров (КО, МК 9,Т) общего назначения, аккумулятор (АС) регистр адреса (РА) и две буферные схемы 40 с тремя состбяниями для выдачи кода от ЛС на шину Д при -ВД=О и кода от РА на шину А при ВА=О. Операционный блок 6 ияеет входные шины В и М данных, маскирующий вход К, адресную 45 шину А, шину Д (с шины Д при ВД=О снимается код от АС, а при ВД=1 код от внешней памяти) шину кода Г микрооперации, вход С 1 переноса, вход СП 1 сдвига вправо, выход Со перено са, выход СПо сдвига вправо и вход С синхронизации.По входным сигналам и кодам операционный блок 6 реализует функции, представленные в табл. 1-3. 55У блока 6 выходы СО и СПо объединены, .поскольку при ЯЗ=О (при ЯЗ= =1) разрешен выход Со (выход СПо),(г 7с:сч аФ 8 к 1 ч фггй к На блок 4 поступают коды Ц и ПЭ сигналы Я 2, РО, Я 2, Я 5, Я 6, К,так - товые импульсы ТИ 10 с входа 10 и импульс запуска ТИ 9=0, совпадающий во времени с одним из сигналов ТИ 10 =О, имеющим длительность Со 6(33 нс 50 нс),По входным сигналам в блоке 4 дешифратор 39 вырабатывает сигналы Ц 1 Цо, Ц 1 Цо = ПКР, Ц 1 По=ПКР, триггеры Т 40 - Т 43 - сигналы 40 43, элементы 44, 46, 48, 52, 53 сигналы Э 44=Т 4 1Э 52, Э 46=Т 42 ч Э 53, Э 48=П 1 По АППО Кч П 1 Е, Э 52 = = Ц 1, Цо ч Т 42, Э 53=Т 41 Э 52 чТ 42 Ц 1 Цо, а элементы 45, 47, 49, 50, 51, 54 60 - при Т 40 = 1 импульсы И 45 = О, И 47 = О, И 49 = О, И 50=ТИ, И 51 Т 54=1, И 55=1, И 56=1, И 57=1, И 58=0, И 59=1, И 60 =0 (равенство импульса логического 0" оз нача ет импул ьс ыУ17: 1104 отрицательной полярности, а равенство импульса логической "1" означает импульсы положителной полярности). При этом для Т 40=1 и отсутствии И 9 (при Т 40 = 0 И 50=ТИ=1) И 50=ТИ= =ТИ 10, а каждый иэ остальных импуль 5 сов вырабатывается в соответствующие моменты времени по сигналу И 50=ТИ= . Кроме того, И 49 и И 60 вырабатываются по И 9 Ф по которому при Ц 1 Цо = 1 О вырабатывается И 58,Запись информации в триггер-защелку 43 блока 4 и в триггеры-защелки 18-20 блока 7 осуществляется фиксировано в течение ТИ=1 (в те 15 чение ТИ = 0 триггеры-защелки помнят информацию, записанную в них в течение ТИ = 1) запись информации в Р-триггеры 41 и 42 блока 4. в триггеры 21 - 24 блока 7 осуществляется в20 некоторые моменты времени после окончания положительных фронтов импульсов, действующих на синхронизирующих входах этих триггеров, Запись результата микрооперации в память операционного блока 6 осуществляется в некоторый момент времени после окончания отрицательного фронта импульса ТИ.При 33 нс ( 1(150 нс период частоты следования тактовых импульсов ТИ 10 оценивается величиной- + е ++ е Ъ 250 нс (28) где 2 = 110 нс - длительность за"держки установления сигналов на выходах блока 2, отсчитываемая от отрицательного фронтаимпульса ТИ=И 55, . 401 = 70 нс - длительность задержки установлениясигналов на выходахблока дешифраторов 5,45С = 20 нс - задержка распространения сигналачерез элемент 37,50 нс - время установлениясигнала на маскирующем входе операционного блока 6.Каждая программа, выполняемая в устройстве, может состоять из одной или нескольких подпрограмм, каждая 5 иэ которых может состоять из одной или нескольких микрокоманд . Переход к первой микрокоманде любой под 523 18 программы производится по И 49 = О, а переход от текущей микрокоманды к последующей микрокоманде подпрограммы осуществляется по положительному фронту И 55 = 1.Каждый переход от текущей подпрограммы к следующей производится согласно табл . 6 так, что в последней микрокоманде каждой подпрограммы вырабатывается сигнал Э 48 = 1 и импульс И 57 = 1 конца текущей и начала последующей программы.В предлагаемом устройстве шесть микрокоманд для определенных Р; имеют специфическое назначение, что отражено в табл. 7.Перед выполнением любой иэ программ устройство находится в режиме ожидания: в блоке 2, счетчике 3, операционном блоке 6 и блоке 7 содержится информация, обусловленная предисторией работы устройства, Блок 4 вырабатывает сигнал ТИ = 1 и сигнал Т 40 = О, осуществляющий фиксированную запись программного кода Ф 8 с входа 8 в блок 1, который вырабатывает коды КПд, КПб и Ц первой подпрограммы программы, заданной кодом Ф 8.Запуск устройства производится по И 9 = О, по которому устанавливаются сигналы Т 40 = 1, Т 41 = О,и вырабатываются установочные импульсы И 49 = О и И 60 = О, После окончания И 9 вырабатываются ТИ = ТИ 10 в течение всего цикла выполнения программы.При Ц 1 Цо = 1 выполняется обычная подпрограмма, в начале которой вырабатываются импульсы И 49, И 58 И 60 или по И 9, или по И 57, а при Ц 1, Цо = О - циклическая подпрограммаВ конце простой подпрограммы или в конце каждого цикла циклической подпрограммы вырабатываются И 49 и И 57.При выполнении циклической подпрограммы в начале первого цикла вырабатывается 60 по И 9 или по И 57, а в конце предпоследнего цикла выра батывается И 58 по И 54, который гене. рируется по И 57 при Э 52=Т 43=1 и Э 53 = О. Количество циклов циклической подпрограммы определяется выра- жением РМ=У.Е г А (эо 1 1=0 где й; - разрядный коэффициент 1 -го разряда кода Л (кол Л опретриггеры 23 и 24 блока 7 находятся в состояниях Т 23 =си Т 24 = с(;, соответственно.еВ течение подпрограммы 1 (ПКР1) производится на основе алгоритма цифрового интегратора с параллельным переносом кода числа из регистра подинтегральной функции выполнение алгоритма круговой раз- вертки 40 19 110452деляется кодом КП и сигналом Ц 1 Цо), занесенногов счетчик 3 по И 60 в началепервого цикла.При выполНении микрокоманды сГО = Я 2 =генерируется И 59 по И 51,и микрокоманды с 5=1 генерируется И 56, по положительному фонтукоторого осуществляется запись вовнешнем ОЗУ кода, снимаемого сОвходов-выходов 16 и 17.В конце последней микрокомандыпоследней подпрограммы выполняетсямикрокоманда с 96 = 1 (табл. 6 и 7) (в конце которой генерируется им пульс концд программы И 47, послеокончания которого триггер 40 устанавливается в "О" и сигналом Т 40 = 0переводит работу устройства в,режиможидания.20Следующая программа начинаетсятолько с приходом очередного И 9через время Т= Б, где Б - натуральное число.Рассмотрим выполнение программыалгоритма круговой развертки, программы алгоритма операции умножения и программы обобщенного алгоритма (18) операции деления.Программа выполнения алгоритма (6) круговой развертки (табл,8)состоит из циклической подпрограммы 1 с количеством циклов 1024 иподпрограммы 2 конца программы.ЪПеред началом выполнения программы 1 в памяти блока 6 содержатся коды) 81 п Ы(, (РА) = ) созс(.(,3 Оных кодов, причем старший разряд каждого из его регистров Кб, Т, АС, 0 А имеет вес 0,5, знаковые разряды кодов М и Ивырабатываются по содержимому триггеров 23 и 24 элементом 35 и мультиплексорами 27 и 28 согласно формулам (2), т.е. Ео= уо, Е= хо, а очередные импульсы кодов Й и Ивырабатываются по импульсу конца каждой второй микрокоманды полупрограммы 1-. Это обеспечивает частоту следования импульсов кода И с периодомс)2= 05 мкс(32)Программа операции умножения (табл . 9) модифицированных прямых кодов 8 и 1 осуществляется по алгоритму Горнера с анализом младшего разряда множителя и сдвигам вправо суммы частичных произведений и множителя. Программа содержит подпрограмму 1 ввода множимого а и множителя Ь , подпрограмму 2 подготовки, циклическую подпрограмму 3 умножения, подпрограмму 4 усечения с округлением и устранением переполнения, заключающуюся в получении из ь =14-разрядного кода 0) 1)(1-2 "=л=10-разрядного кода О) С )1 - 2 и подпрограмму 5 конца программы,Программа операции деления по обобщенному алгоритму типа (18),В машинной арифметике для выполнения операции деления наибольшее распространение получил алгоритм деления со сдвигом остатка и его автоматическим восстановлением. Этот алгоритм может выполняться или в модулях кодов или в дополнительных кодах, а в предлагаемом случае предпочтительно использовать такую модификацию известного алгоритма, которая позволила бы по дополнительным исходным кодам алгоритма (18) определить частное непосредственно в прямом коде.Если (18) выполнить точно, то получают частноегде еп 1 означает операцию выделения целой части числа, 55заключенного в скобкахПри выполнении программы 1 блок б выработает в модулях 16 разрядИз (33) при 8 =О находят модульелимог о1104523 23 2 фТаблица 1 Группы кодаР Функции, реализуемые в ЦПЭ К 589 ИК 02. Р гр. К гр. ЕС + Асфк + С - ю К 1, АСИ + АС.К + С 1 - ьАТ 0 3 1 Сдвиг вправо АТ при К 0КЧК 1 - РА К 1 1 К + С 1 -еЦ. М+ К+ С 1 йАТ К 7 М - ь РА 2 ВК - 1 + С 1 фАТК 1 + АС"К + С 1 - Ю М + АС К Ф С 1-ф АТ АТ + В.К + С 1-ф АТ С 17(Кд АС К) -ф Со 1 И АС К- кд М АС К-ф АТ АТ.В.КАТ К 1 К -ф Кд М К-ф АТАТК-ф АТ К 17(АСК) - К 1М 7(АСК) - 4 АТ АТЧ(В К) -фАТ АТО(В К) АТ АТ 7 К + АТ.К + С 1-фАТ АСфк" 3 + С 1 - фИ АСК - + С 1 - фАТ С 1 Ч(М АС К) -фСо С 1 Ч(АТ В.К) -фСо С 17(В 1 К) - фсоСЧ(М К) - СоС 1 Ч(АТ К) -" Со С 1 Ч(АСК) -ф СоС 1 Ч(АС К) - СоСЧ(В К) - Со С 17(В 1 Ас К) -ф Со С 17(М-АС К) - Со С 1 Ч(АТ-В.К) - Со К 1 8 (АС К) -К 1 М 9 (АС.К) - еАТ"1 РбР 5 Р 4 Код Э функция управления 0 0 00 Хранить Ф 21, ,Ф 24 0 0 0 15 о1 1 Установить Ф 2 1=Ф 25,Ф 22=Ф 25, ф 23=с 1 О, Ф 24=0 1 1 Таблица 5 ТаблицаЗРЗ Р 2 Р 1 ГО Сигнал Код у у 1,0 К 1 0 КЗ 1 0 0 0 1 1 ф 21 ф 23 Ф 23 35 1 0 1 1 1 0 4 О 1 0 1 Ф 22 Ф 240 К 6 К 7 Таблица 6 Вид перехода к следующейподпрограмме Т П 1 ПО АС 0 0 Перехода нетУсловный при К =0 АС 0 11 1 0 условныи при К 1 11 14 3 АС Бе 9 условный 25К гр. Регистр 1 1 1 0 О 0 0 0 1 1 0 0 1 О 1 0 1 0 0 1 1 0 1 Хранить ф 21, ф 22 и установить Ф 23=й , Ф 24=до 1 0 Хранить Ф 23, Ф 24 и устано. вить Ф 21=ф 25 ц, ф 22=Ф 25 б у 2 уО К 2 о 2 0 0 1 1 ф 23 Ф 35 0 1 0 Ф 21 Ф 23 Ф 36 1 0 0 ф 22 Ф 24 0 10 ф 19 Ф 35 ф 35 1 1 1 . Ф 19 Ф 19 Ф 2028 1104523 Таблица 713 М 3 ввйвевю Группа кода Ф и сигнал Я;.:1 Значений сигналов Назначениемикрокоманды Описаниемикрокоманды 111 1 Ф 12 К К С 1 Ргр Кгр Я 1 1 ф 22 31+ АС + ф 22. ИспользуетсяФВ АСв операцииделения О О О С Сдвиг АТ вправо Сдвиг АТ вправо.3 ЦЗ О О О О М-+АТ 2 Я 4 АС АТ с возмож ност ью и зменения знаковых разрядов 1 Ц 5 е Табл, 1"3 дл 1 9О,Вывод данныхиз АС во внешнюю память К С 1 Табл. 1-3,для к;= к 9 О ФО С 1 М 4 С 1-ф АТ Ввод данных в Т(АС) без Изменения (с изменением) кода Ф 3 формир о вани е импульса конца программы по коду П и сигналу К (табл,6)при 34 =занесение р, в Т 22 (25)1104523 29 Таблица 8 Код микрокоманды Под- пророкоманГруппа кода Р грамма Код ч да ч 4 у 3 у 2 ч 1 уО П 1 ПО Ргр Кгр 0 0 3 3 3 1 0 0 1 0 1 1 1 0 21 7 1 Продолжение табл. 8 Сигналы формирователя 7 Приме"чание Описаниемикрокоманды Сигнал С 1 К Т+Г -ф Т, Со-Т 21К 6+АС-К 6 0 0 0 0 1024 цикла Конец программы Я 6=1 Таблица 9 ПодМикрокоманКод микрокоманды программа Код у Группа кода Р Код П да 1 1 Ргр Кгр ч 4 УЗ у 2 у 1 уО П ПО 0 2 0 2 0 0 1 1 0 Под- програм" ма 3 2 1 - 0 1 1 0 - 0 0 1 0 - 0 0 3 -- 1 0 0 0 0 0 0 0 0 0четвертый выход второй группы выходов блока памяти микрокоманд соединен с прямым входом второго элементаИ-НЕ второго блока формированияуправляющих сигналов, пятый, шестойи седьмой выходы второй группы выходов блока памяти микрокоманде соединены соответственно с первыми, вторыми и третьими управляющими входами первого, второго и третьего муль-.типлексоров, восьмой выход второйгруппы выходов блока памяти микрокоманд соединен с первым прямымвходом элемента 2 И-ИЛИ второго блокаформирования управляющих сигналови с первыми информационными входами второго и третьего мультиплексоров, первый выход первой группы выходов блока памяти микрокоманд соединен с первым входом второго элемента И первого блока формированияуправляющих сигналов, счетный входсчетчика соединен с выходом элемента И-ИЛИ, вход записи счетчикасоединен с выходом второго элемента2 И-ИЛИ-НЕ, выход переполнения счетчика соединен с информационным входом третьего триггера первого блокаформирования управляющих сигналов,группа информационных выходов счетчика соединена с первой группойадресных выходов устройства, перваягруппа выходов блока памяти микрокоманд соединена с группой входовблока дешифраторов, первый выходкоторого соединен с входом разрешения данных операционного блока,с первым инверсным входом третьегоэлемента И второго блока формирования управляющих сигналов, с выходом разрешения обращения к внешней памяти устройства и с вторымвходом второго элемента И первогоблока формирования управляющих сигналов, второй и третий выходы блокадешифраторов соединены соответственно с первым входом второго элементаИ второго блока формирования управляющих сигналов и с вторым инверсным входом третьего элемента Ивторого блока формирования управляющих си:налов, четвертый выходблока дешифраторов соединен с третьим инверсным входом третьего элемента И второго блока формирования управляющих сигналов и с перьым инверсным входом элемента 2 И-ИЛИвторого блока формирования управляющих сигналов, пятый выход блока дешифраторов соединен с прямым входом третьего элемента И первого блока формирования управляющих сигналов, шестой выход блока дешифраторов соединен с управляющим входом четвертого мультиплексора и с первым входом элемента И-НЕ первого блока формирования управляющих сигналов, вход запуска устройства соединен с инверсными входами первого и второго элементов 2 И-ИЛИ-НЕ, с инверсным входом первого элемента ИЛИ-НЕ, с входом установки в 0" четвертого триггера первого блока формирования управляющих, сигналов, с входом установки в "1" первого триггера первого блока формирования управляющих сигналов и с вторым инверсным входом первого элемента ИЛИ первого блока формирования управляющих сигналов, тактовый вход устройства соединен с прямым входом первого элемента ИЛИ первого блока формирования управляющих сигналов, вход синхронизации операционного блока соединен с выходом первого элемента ИЛИ первого блока формирования управляющих сигналов,с входом синхронизации третьего триггера первого блока формирования управляющих сигналов, с инверсными входами третьего и четвертого элементов И первого блока формирования управляющих сигналов, с первым инверсным входом первого элемента И первого блока формирования управляющих сигналов, с третьим входом второго элемента И первого блока формирования управляющих сигналов, с вторым инверсным входом первого элемента И второго блока формирования управляющих сигналов, с инверсньп 4 и входами первого и второго элементов И-НЕ второго блока формирования управляющих сигналов и с входами синхронизации первого, второго, и третьего триггеров второго блока формирования уп - равляющих сигналов, выход управления записью во внешнюю память устройства соепинен с выходом третьего элемента И первого блока формирования управляющих сигналов, выход управления чтением из внешней памяти устройства соединен с выходом элемента И-НЕ первого блока формирования управляющих сигналов и с входом синхронизации первого31 1104 З 23 32 Продолжение табл, 9 Микроко манЙод- про, грам- ма Группа кода Р Код У-Г Код ПП ПО да Г гр К гр 4 3 2 1 0 1 1 0 00 4 1 - 1 0 0 0 0 0 0 0 3 3 2 0 О О 1 1 3 3 - 0 0 1 О 3 " О 0 0 0 1 1 0: 2 0 1 - О 0 0 о о о 4 3 0 1 0 0 0 0 0 7 1ш Продолжение табл . 9Сигнал формирователя 7 Подпро" исание крокомандримечани е 1 Сигнал ам ма к ф 19 0 По Ф 13 ю -М-фАС Ф 19 0 По (Ф 13+1)Ъ -фМ-фТ 0 81.ф М-АС, юо=доТ 2 0 0 О АС-РА, (РА) 8 О 0 Т-фАС, (АС) = Ь 0 ф 22 0 Сдвиг вправо АСдля СП сто 0 1 1 1 2 3 3 2 Код микрокоманды 0 0 0 0 0 0 0 0 0 0 0 0 133 1104523 1 а саине м гн чание окоманд 0- Т 23, Т 24 1 ф 21 АС+(В Вд) -ь 0 О иг вправо АС 19 0 Т+АС А 4 0 1 1 Сдвиг АС влевоФ 19 Ф 19 КЧТ - " РА О(А Ф 1 9 Ф 19 М Коне грамм д микрокома Группа код 3 д Ч 2 Ч Кгр У О 0 0 0 од- ро- рам Иикроко ман- да Сигналформирователя 1 Продолжение табл. 9 Сдвиг вправо Т,Вд - Т 21ф 14 цикло35 1104523 36 Продолжение табл, 10 Код микрокоманде роко манГруппа кода Р. Код у Код П да Г 1 П 1 ПО4 гр Кг 2 11 Ч 0 1 0 6 3 0 О 0 0 0 О 0 0 2 5 1 1 0 3 0 О 0 5 0 0 0 0 0 0 0 18 3 0 0 0О О. 0 2 2 1 0 0 0 0 О О. 2 0 0 О 2 4 О 0 Под-про- грам- ма 1 3 1Юю О, 0 О 1 О О 0 0 0 037 104523 Продолжение табл Код микрокоманды рокоманКод Код П Группа кода Р 2 1 0 П ПО 4 3 Г гр К гр 1 - 0 О 0 0 О О 0 1 О О 0 0 0 0 0 .0 1 1 1 0 0 1 1 О 1 0 0 0 0 0 Ф1 0 .О 0 0 0 3 О 0 1 1 О. 0 0 1. 0 0 0 2 - 0 0 1 0 0 0 О 0 0 0 1 " 0 01 0 0 0 1 - О 6 3 - 0 0 О 1 0 0 0 1 0 0 0 О 1 1 1 5 5 3 0 1 1 2 3 щ 0 О 0 0 13 2 0 7 1 0 Продолжение табл. 10 Сигнал, формирователя 7 Описание микрокоманды СигПримечание Ф 19 0По Ф 13 кода - ьА 0 Ф 13+) кодЪ фИ .фТ Ф 19 Лодпрограмма 0 1 - 0 01 - 0 1 1 " 0 0 0 О. 0 1 1-Т ф Сдвиг вправо АС,Ф 21 -СП 1 2 Сдвиг вправо АСф 22 -" СП 1 АС-Кб, (Кб1104523 4 Продолжение табл. 10 игнал Сигнал фор мйрователя Описание микроримечани мандь 1 к( о О 8 -АС О 1 К 8 фАС+В, +28,АФ 22 2 В -фТ Я 2 О О О Сдвиг влево А О С - ФР 6 О О 9 АС М - . АС, (АС) =Я 41 19 Цб= Конец программь 19 О. По Ф 13 2 -М О 1 1 Т+АС - фТ, АС Сдвиг влево АСЧВ - АС9 ТЧ Ф 19 -РА 14 циклов181 6 14/5 Филиал ППП "Патент", г. Ужгор оектная, 4 5262/36 Тираж 6 ВНИИПИ Государствен по делам йзобрет 113035, Москва, Ж, 9ого комитета ССний и открытийРаушская наб.,104523 1 триггера первого блока форж;рования управляющих сигналов, вход сдвига вправо операционного блока соединен с выходом первого мультиплексора, с прямым входом третьего элемента И второго блока формирования управляющих сигналов с вторым входом второго элемента И второго блока формирования управляющих сигналов и с инверсным и пятым прямым входами элемента ЗИ-ИЛИ, вход пе.реноса операционного блока соединен с выходом элемента 2 И-ИЛИ второго блока формирования управляющих сигналов, вход маскирующей шины операционного блока соединен с выходом третьего элемента И второго блока формирования управляющих сиг налов, вход разрешения адреса операционного блока подключен к шине нулевого потенциала, первый информационный вход группы информационных входов операционного блока соединен с выходом второго мультиплексора, с первым информационным входом первой группы информационных входов четвертого мультиплексора и с первым выходом знаковых разрядов координат круговой развертки устройства, второй информационный вход группы информационных входов операционного блока соединен с выходом третьего мультиплексора, с первым информационным входом второй группы информационных входов четвертого мультиплексора и с вторым выходом знаковых разрядов координат круговой развертки устройства, остальные информационные входы группы информационных входов операционного блока соединены с информационными входами устройства, входы внешней шины операционного блока соединены с адресными выходами операционного блока и с адресными выходами устройства, выход переноса и выход сдвига вправо операционного блока соединены с информационным входом первого триггера второго блока формирования управляющих сигналов, первый информационный выход группы операционного блока соединен с.информационным входом второго триггера второго блока формирования управляющих сигналов и с первым выходом знаковых разрядов операнда устройства, второй информационный выход группы информационных входов операционного .блока соединен с информационным входом третьего триггера второго блока.формирования управляющих сигналови с вторым выходом знаковых разрядов операнда устройства, остальныеинформационные выходы операционногоблока соединены с информационнымивыходами устройства, первый прямойвыход дешифратора соединен с инфор"мационным входом второго триггерапервого блока формирования управляющих сигналов с первым и вторымпрямыми входами первого элемента2 И-ИЛИ-НЕ, с первым входом первогоэлемента ИЛИ первого блока формирования управляющих сигналов, синверсным входом элемента 2 И-ИЛИ первого блока формирования управляющих сигналов и с первым прямым входом второго элемента 2 И-ИЛИНЕ, второй прямой выход цешифратора соединен с прямым входом первого элемента И второго блока формирования управляющих сигналов, прямойвход первого элемента ИЛИ-НЕ соединен с третьим прямым входом первого элемента 2 И-ИЛИ-НЕ, с первым входомэлемента И-ИЛИ, с вторым и третьим прямыми входами второго элемента2 И-ИЛИ-НЕ, с выходом четвертогоэлемента И первого блока формирования управляющих сигналов, с первым входом элемента И-ИЛИ-НЕ и свторым входом элемента И-НЕ первого блока формирования управляющих сигналов, выход второго триггера первого блока формирования управляющих сигналов соединен с вторым входом второго элемента ИЛИ-НЕ, с первым прямым входом элемента 2 И-ИЛИ первого блока формирования управляющих сигналов и с первым входом второго элемента ИЛИ первого блока формирования управляющих сигналов, четвер. тый прямой вход первого элемента 2 И-ИЛИ-НЕ соединен с выходом пятого элемента И первого блока формирования управляющих сигналов и с вторым входом элемента И-ИЛИ-НЕ выход второгоэлемента ИЛИ-НЕ соединен с вторым прямым входом пятого элемента И первого блока формирования управляющихсигналов, с вторым прямым входомэлемента 2 И-ИЛИ первого блока фор-,мирования управляющих сигналов ипрямым входом шестого элемента И первого блока формирования управляющих сигналов, третий прямой входэлемента 2 И в И первого блока формирования управляющих сигналов соеди 1 104 нен с выходом четвертого триггера первого блока формирования управляющих сигналов, с инверсным входом шестого элемента И первого блока формирования управляющих сигналов и с третьим входом элемента И-ИЛИ-НЕ, выход которого соединен с входом син хронизации четвертого триг 1 ра первого блока формирования управляю-щих сигналов, информационный вход которого соединен с выходом шестого элемента И первого блока формирования управлякнцих сигналов и с вторымвходом элемента И-ИЛИ, третий вход которого соединен с выходом второго элемента И. первого блока формирования управляющих сигналов, выход элемента 2 И-ИЛИ первого блока формирования управляющих сигналов соединен с. инверсным входом пятого элемента И. первого блока формирования, управляющих сигналов, с четвертым прямым входом второго элемента 2 И-ИЛИ-НЕ и с вторым входом второго элемента ИЛИ первого блока формирования управляющих сигналов, выход которого соединен с третьим входом элемента И-НЕ первого блока формирования управляющих сигналов, выход. третьего триггера первого блока формирования управляющих сигналов, выход элемента ЗИ-ИЛИ соединен с вторым инверсным входом первого элемента И первого блока формирования управляющих сигналоВ и с прямым входом четверого элемента И первого блока формирования управляющих сигналов, выход первого элемента И. второго блока формирования управляющих сигналов соединен с первыми входами четвертого и пятого элементов И второго блока формирования управляющих сигналов, второй вход четвертого элемента И второго блока формирования управляющих сигналов соединен с выходом первого триггера второго блока формирования управляющих сигналов и с вторым информационным входом второй, группы четвертого мультиплексора, первый вь 1 ход которого соединен с информационным входом четвертого триггера второго блока формирования управляющих сигналов, вход синхронизации которого соединен с выходом первого элемента И-НЕ второго блока формирования управляющих сигналов и с входом синхронизации пятого триггера второго блока формирования управляющих сигналов,523информационный вход которого соединен с вторый выходом четвертого муль 1типлексора, второй информационный вход первой группы которого соединен с первыми прямым и инверсным информационными входами первого муль типлексора, с вторым информационным входом второго мультиплексора, с выходом второго триггера второго блока формирования управляющих сигналов и с информационным входом шестого триггера второгоблока формирова - ния управляющих сигналов, вход синхронизации которого, соединен с выходом второго элемента И-НЕ второго блока. формирования управляющих сигналов и с входом синхронизации седьмого триггера второго блока формирования управляющих сигналов, информационный вход которого соединен с выходом третьего триггера второго блока формирования управляющих сигналов и с вторым информационным входом третьего .мультиплексора, третий и четвертый информационные входы которого соединены с третьим информационным входом второго мультиплексора и с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходом шестого триггера второго блока формирования управляющих сигналов, с четвертым, пятым и шестым информационными входами второго мультиплексора, с пятым информационным входом третьего мультиплексора и с первым входом элемента ИЛИ второго блока формирования управляющих сигналов, второй вход которого соединен с выходом седьмого триггера второго блока формирования управляющих сигналов, с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с седьмым и восьмым информационными входами второго мультиплексора, выход элемента ИЛИ второго блока формирования управляющих сигналов соединен с шестым информационным входом третьего мультиплексора, седьмой и восьмой информационные входы которого подключены к шине нулевого потенциала, выход пятого триггера второго блока формирования упр"-вляющих сигналов соединен с вторыми прямым и инверсным информационными входами первого мультиплексора и с вторым прямым входом элемента 2 ИЛИ-НЕ второго блока формирования управляющих сигналов, третий прямой и второй инверсный входы которого соединены с11047вторым входами дешифратора, вход разрешения чтения блока памяти микрокоманд соединен с выходом первого элемента ИЛИ-НЕ, первого блока формирования управляющих сигналов и с5 входом синхронизации второго триггера, тактовый вход блока памяти микро- команд соединен с выходомервого элемента И первого блока формирования управляющих сигналов, первый выход второй группы выходов блока памяти микрокоманд соединен с первым и вто-, рым входами элемента ЗИ-ИЛИ, второй выход второй группы выходов блока памяти микрокоманд соединен с третьим и четвертым входами элемента ЗИ-ИЛИ, третий выход второй группы выходов блока памяти микрокоманд соединен с первым инверсным входом первого элемента И второго блока формирования управляющих сигналов и с прямым входом первого элемента И-НЕ второго блока формирования управ - ляющих сигналов, четвертый выход второй группы выходов блока памяти микрокоманд соединен с прямым входом второго элемента И-НЕ, второго блока формирования управляющих сигналов, пятый, шестой и седьмой выходы второй группы выходов блока памяти30 микрокоманд соединены соответственно с первыми, вторыми и третьими управляющими входами первого, второго и третьего мультиплексоров, восьмой выход второй группы выходов блока памяти микрокоманд соединен с первым 35 прямым входом элемента 2 И-ИЛИ второго блока формирования управляющих сигналов и с первыми информационными входами второго и третьего мультиплексоров, первый выход первой группы выходов блока памяти микрокоманд соединен с первым входом второго элемента И первого блока формирования управляющих сигналов, счетный вход счетчика соединен с выходом элемента И-ИЛИ, вход записи. счетчика соединен с выходом второго элемента 2 И"ИЛИ-НЕ, выход переполнения счетчика соединен с информационным входом третьего триггера первого блока формирования управляющих сигналов, группа информационных выходов счетчика соединена с первой группой адресных выходов устройства, первая группа выходов блока памяти микро команд соединена с группой входов блока дешифраторов, первый выход которого соединен с входом разруше 53 8ния данных операционного блока, с первым инверсным входом третьего элемента И второго блока формирования управляющих сигналов, с выходом разрешения обращения к внешней памяти устройства и с вторым входом второго элемента И первого блока формирования управляющих сигналов второй и третий выходы блока дешифраторов соединены соответственно с первым входом второго элемента И второго блока формирования управляющих сигналов и с вторым инверсным входом третьего элемента И второго блока формирования управляющих сигналов, четвертый выход блока дешифраторов соединен с третьим инверсным входом третьего элемента И второго блока формирования управляющих сигналов и с первым инверсным входом элемента 2 И-ИЛИ второго блока формирования управляющих сигналов, пятый выход блока дешифраторов соединен с прямым входом третьего элемента И первого блока формирования управляющих сигналов, шестой выход блока дешифраторов соединен с управляющим входом четвертого мультиплексора и с первым входом элемента И-НЕ первого блока формирования управляющих сигналов, вход запуска устройства соединен с инверсными входами первого и второго элементов 2 И-ИЛИ-НЕ, с инверсным входом первого элемента ИЛИ-НЕ, с входом установки в "О" четвертого триггера, первого блока формирования управляющих сигналов, с входом установки в " 1" первого триггера первого блока формирования управляющих сигналов и с вторым инверсным входом первого элемента ИЛИ первого блока формирования управляющих сигналов, тактовый вход устройства соединен с прямым входом первого элемента ИЛИ первого блока формирования управляющих сигналов, вход синхронизации операционного блока соединен с выходом первого элемента ИЛИ первого блока формирования управляющих сигналов, с входом синхронизации третьего триггера первого блока формирова - ния управляющих сигналов, с инверсными входами третьего и четвертого элементов И первого блока формирования управляющих сигналов, с первым инверсным входом первого элемента И первого блока формирова9 1104 ния управляющих сигналов, с третьим входом второго элемента И первоо блока формирования управляющих сигМ налов, с вторым инверсным входом первого элемента И второго блока формирования управляющих сигналов, с . инверсными входами первого и второго элементов И-НЕ второго блока формирования управляющих сигналов и с входами синхронизации первого, второго и третьего триггеров второго блока формирования управляющих сигналов, выход управления записью во внешнюю память устройства соединен с выходом третьего элемента И первого15 блока формирования управляющих сигналов, выход управления чтением из внешней памяти устройства соединен с выходом элемента И-НЕ первого блока формирования управляющих сигналов и с входом синхронизации первого тригго гера первого блока формирования управляющих сигналов, вход сдвига вправо операционного блока соединен с выходом первого мультиплексора, сг 5 прямым входом третьего элемента И второго блока формирования управляющих сигналов с вторым входом второго элемента И второго блока формирования управляющих сигналов и с инверсным и пятым прямым входами элемента ЗИ-ИЛИ, вход переноса операционного блока соединен с выходом элемента 2 И-ИЛИ второго блока формирования управляющих сигналов, вход маскирующей шины операционного блока З 5 соединен с выходом третьего элемента И второго блока формирования управляющих сигналов, вход разрешения адреса операционного блока подключен к шине нулевого потенциала, 4 О первый информационный вход группы информационных входов операционного блока соединен с выходом второго мультиплексора, с первым информационным входом первой группы инфор мационных входов четвертого мультиплексора и с первым выходом знаковых разрядов координат круговой развертки устройства, второй информационный. вход группы информационных входов 50 операционного блока соединен с вы ходом третьего мультиплексора, с первым информационным входом второй группы информационных входов четвертого мультиплексора и с вторым 55 выходом знаковых разрядов координат круговой развертки устройства, остальные информационные входы группы 523 1 Оинформационных входов операционногоблока соединены с информационными входами устройства, входы внешней шиныоперационного блока соединены с ад - ресными выходами операционного блокаи с адресными выходами устройства,выход переноса и выход сдвига вправооперационного блока соединены с информационным входом первого триггеравторого блока формирования управляющихсигналов, первый информационныйвыход группы операционного блокасоединен с информационным входомвторого триггера второго блока формирования управляющих сигналов ис первым выходом знаковых разрядовоперанда устройства, второй информационный выход группы информационных входов операционногоблока соединен с информационнымвходом третьего триггера второгоблока формирования управляющих сигналов и с вторым выходом знаковыхразрядов операнда устройства, остальные информационные выходы операционного блока соединены с информационными выходами устройства,первый прямой выход дешифраторасоединен с информационным входомвторого триггера первого блока формирования управляющих сигналов спервым и вторым прямыми входамипервого элемента 2 И-ИЛИ-НЕ, с первым входом второго элемента ИЛИ первого блока формирования управляющихсигналов, с инверсным входом элемента 2 И в И первого блока формированияуправляющих сигналов и с первым прямым входом второго элемента 2 И-ИЛИНЕ, второй прямой выход дешифраторасоединен с прямым входом первогоэлемента И второго блока формирования управляющих сигналов, прямойвход первого элемента ИЛИ-НЕ соединен с третьим прямым входом первогоэлемента 2 И-ИЛИ-НЕ, с первым входомэлемента И-ИЛИ, с вторым и третьимпрямыми входами второго элемента2 И-ИЛИ-НЕ, с выходом четвертогоэлемента И первого блока формирования управляющих сигналов, с первым входом элемента И-ИЛИ-НЕ и свторым входом элемента И-НЕ первого блока формирования управляющих сигналов, выход второго триггера первого блока формирования управляющих сигналов соединен с вторым входом второго элемента ИЛИ-НЕ,с первым прямым входом элемента