Устройство для решения сетевых задач

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 1)5 Ст 06 Е 15/20 ПИСАНИЕ ИЭОБРЕТЕНИ ДЕТЕЛЬСТ А ВТОРСНОМУ ов Изобретение оьной технике уэел узел к вычисли- быть испольпутей в сети. сширение тей устройстноси можеовани зовано для исследЦель изобретефункциональных вва эа счет решен нетвеи 8 фор- ования ия - р ожно оммивояжея зада модели дной моннярмоделициональ 2-тогии; дставлена йства; на рования то е, блока м У и На фия схем т же б ка фор3-то еро лирования на фигсетиРов уэ эле -11.1 И,9 эле содержит блокформир. вани,. годслиронания сеи управоиствблокок 3 Уст ения, ло и блок ии, бл синхр иза ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(7) Институт проблем регистрации информации АН УССР и Специальное конструкторско-технологическое бюро средств моделирования с опытным производством Института проблем моделирования в энергетике АН УССР(56) Авторское свидетельство СССР М 930323, кл. С 06 Е 7/122, 1980.Авторское свидетельство СССР 1 р 1161951, кл. С 06 Е 15/20, 983.(54) УСТРОЙСТВО ДЗИ РЕШЕНИЯ СЕТЕВЫХЗАДАЧ(57) Изобретение относится к вычислительной технике и может быть использовано для исследования путей в сети. Целью изобретения является расширение функциональных возможностей устройства за счет решения задачи коммивояжера. Устройство содержит блок управления, блок формирования топологии, блок моделирования сети и блок синхронизации. Перед началом работы в блок формирования топологии заносят в виде списков номеров выходящих ветвей узлов сети, номеров заходящих ветвей узлов сети, номеров начальных узлов ветвей сети и номер конечных узлов ветвей сети информацию о топологии графа. После запуска устройство реализует меточный алгоритм поиска пути коммивояжера, когда аЮ иэ начального узла по всем возможным направлениям вьщают ин 3 прмациаьтные са- ( общения, каждый разряд которых является меткой прохождения сообщения через соответствующий узел сети. 3 ил. Блок 1 управления содержит 5 памяти длительности ветвей,6 памяти номеров моделируемых узел 7 измерения пути, узел мирования адреса меток моделнррегистр 9 номера отработаншеи ветви, регистр 10 номера свобо дели ветви, триггер 11 прерыва триггер 2 формирования меток рования, узел 13 сравнения ноь ветвей, узел 4 сравнения номе лов, узлы 15 - 18 элементов 11, менты И 19 - 22,узел 23 элементов элементы ИЛИ 24 - 28, элемент 1 И 2 менты задержки 30 - 33.19 156464 ка 1 управления, подтверждая его единичное состояние. Единичное состояние триггера 11 разрешает прохождение импульсов серии ГИ 1 через элемент И 20 на счетный вход узла 7 измерения пути и на полюс 53. С полюса 53 импульсы измерительной серии поступают на вход элементов И 106(1), 106(2), ,106(К) всех моделей ветвей 97(1), 97(2), ,97(К) блока 3 моделей ветвЕй , и проходят на входы формирователей 99 временных интервалов тех моделей ветвей 97, у которых триггер 100 занятости находится в единичном15 состоянии. С приходом каждого импульса измерительной серии коц формирователей временных интервалов уменьшается на "1", а узел измерения пути суммирует временное моделирование. С 20 приходом количества импульсов измеритЕльной серии, равного минимальному кОду, записанному в какой-либо формнрователь, последний обчуляется и выдает сигнал об окончании процесса 25 временного моделирования длительности ветви.Сигналы с выходов формирователей временных интервалов 99(1), 99(2), 99(К) поступают на единичные входы ;0 триггеров 101(1), 101(2)101(К), устанавливая их в единичное состояние, а также на входы элемента ИЛИ 118 узла 98 поиска моделей ветвей. С выхода элемента ИЛИ 118 сигнал поиска прерьвания через полюс (1,1) поступает на входы элементов И 102(1) и 103(1) первой модели ветви 97 (1), Если триггер прерывания 101(1) первой модели ветви 97(1) установлен в еди ничное состояние, на выходе элемента 103(:1) сформируется сигнал прерывания, который через полюс (1,2) поступает на вход элемента ИЛИ 119 узла 98 поиска моделей ветвей. В противном слу чае сигнал поиска прерьвания сформируется на выходе элемента И 102(1) первой модели ветви 97(1). Этот сигнал через полюс (2,1),поступает на входы элементов И 102(2) и 103(2) вто- О рой модели ветви 97(2), Если триггер 101(2) второй модели ветви 97(2) также находится в нулевом состоянии, сигнал поиска прерывания, сформированный на выходе элемента 102(2), через полюс (3,1) поступает на входы элементов И 102(3) и 103(3) третьей мо-, дели ветви 97(3) и т,д., пока не обнаружится модель ветви, в которой 3 20триггер прерьвания 101 установлен вединичное состояние, Сигнал прерывания, сформированный на выходе Элемента И 103 этой модели ветви, поступаетна вход элемента ИЛИ 119 узла 98 поиска моделей ветвей. С выхода элемента ИЛИ 119 сигнал прерывания через полюс 46 поступает в блок 1 управления. Кроме этого, сигнал прерывания, сформированный на выходеэлемента И 103 блока 3 моделей ветвей, через элемент ИЛИ 110 поступаетна вход шифратора адреса 117 узла 98поиска моделей ветвей. С выхода шифратора 117 код номера модели ветви,выставившей прерывание, через полюс45 поступаетв блок 1 управления, Кроме этого, сигнал, сформированный навыходе элемента И 103 блока 3 моделей ветвей. поступает на вход формирователя 116 сброса модели ветви, устанавливая его триггер в единичноесостояние, а также через элемент задержки 111 поступает на нулевой входтриггера прерывания 101, устанавливая его в нулевое состояние,В блоке 1 управления сигнал прерывания с входного полюса 46 поступает на вход считывания узла б памяти номеров моделируемых ветвей и наустановочный вход регистра 9 номераотработавшей модели ветьи. На адресный вход узла 6 памяти и на информационный вход регистра 9 с полюса 45поступает код номера модели ветви,выставившей прерывание. Осуществляется запись кода номера отработавшеймодели ветви в регистр 9 и считывание информации из ячейки памяти узла б памяти по адресу номера моделиветви, т.е. считьвание кода номераветви, моделирование длительностикоторой закончено. Код, номера ветвис выхода узла 6 памяти поступает наполюс 47. Кроме этого, сигнал прерьвания с полюса 46 поступает нанулевой вход триггера 11, устанавливая его в нулевое состояние, а так-же на вход элемента задержки 33. Через время, достаточное для считываьния кода номера. ветви из узла 6 памяти, на выходе элемента задержки 33сформируется сигнал начала анализасвершения ветви, который через полюс 48 поступает в блок 2 формирования топологии.В блоке 2 формирования топологиисигнал начала анализа свершения ветвис полюса 48 поступает на вход элемента задержки 83 и через элемент ИЛИ 90 на вход считывания узла 69 памяти номеров конечных узлов ветвей сети, на адресный вход которого с полюса 47 через элемент ИЛИ 88 поступает код номера ветви, моделирование длительности которой окончено. Происходит считывание инФормации из ячейки узла 69 памяти, где записан номер конеч 10 ного узла рассматриваемой ветви. С выхода узла 69 памяти код номера конечного узла ветви поступает на информационные входы регистра 74 канеч)5 ного .узла подготавливаемой ветви и регистра 75 анализируемой ветви. Через время, достаточное для считывания информации из узла 69 памяти, на выходе элемента задержки 83 сформи 20 руется сигнал высокого уровня, который поступает на вход элемента задержки 84 и на установочный вход регистра 75, Происходит запись кода номера конечного узла обрабатываемой ветви в регистр 75, С выхода регистра 75 код номера конечного узла ветви через узел 87 элементов. ИЛИ па тугает на адресный вход узла 71 памяти номеров первой выходящей ветви, Через вре-, мя, достаточное для записи номера конечного узла ветви в регистр 75, на выходе элемента задержки 84 сформируется сигнал высокого уровня, который поступает на вход элемента И 92, На35 другой вход этого элемента в случае, если.код конечного узла обрабатываемой ветви не равняется коду номера узла сети, принятого за начальный узел моделирования сети (процесс моделиро п ванин находится не в конечной точке и на выходе узла 80 сравнения кодов присутствует нулевой потенциал), поступает разрешающий потенциал с выхода элемента НЕ 96.На выходе элемента И 92 сформиру.ется сигнал, который через элемент ИЛИ 89 поступает нл вход считывания узла 71 памяти и установочный вход регистра 73, а через элемент ИЛИ 9150 на единичный вход триггера 7. Триггер 77 устанавливается в единичное состояние, разрешая прохождение импульсов ГИ 1 и ГИ 2 соответственно через элементы И 93 и 94. На этом заканчивается этап обработки прерывания от55 модели ветви, которая закончила процесс моделирования длительности ветви, и начинается этап подготовки к моделиравлнию ветвей, выходящих цз конечного уэлл обрлблтьвлемай ветви,Сигцлл, который поступает цл вход считывания узла 71 памяти, осуществляет считывание ячейки памяти по адресу, который поступает нл адресный вход с выхода регистра 75 конечного узла анализируемой ветви через элемент ИЛИ 87, т,е, считывается первая в списке ветвь, выходящая из конечного узла ветви, моделирование дли. тельнасти которой окончено. Кад номера считанной ветви с выхода узла 7 памяти через узел 86 элементов ИЛИ поступает на информационный вход регистра 72 выходящей ветви и записывается в него па первому импульсу ГИ), поступлищему нл управляющий вход регистра с выходя элемента И 93. Кроме этага,код номера первой выходящей ветви с выхода узла 71 памяти блока 2 формирования топологии через узлы 86 и 88 элементаг ИЛИ поступает на адресный вход узла 69 памяти номеров конечных узлов ветвей сети. На вход считывания указанного узла через элемент ИЛИ 90 поступает сигнал с элемента задержки 82, задержанный нл время, достаточное для считывания информации из узла 7 памяти, Па этому сигналу из узла 69 памяти осуществляется считывание кода номера конечного узла первой выходящей ветви. Этот кад с выхода узла 71 памяти поступает на информлциацньп вход регистра 74 и записывается в нега по первому импульсу ГИ), паступающему на установочный вход регистра с выходя элемента И 93. С выходя регистра 74 кад номера конечного узла первой выходящей ветви через полюс 34 поступает в блок 1 управления. Кроме этого, па сигналу, катарьпт поступил нл устанавачпый вход регистра 73, в него записывается кад начального узла первой выходящей ветви из регистра 75. С выхода регистра 73 кад номера цачлльцага узла ветви поступает нл выходной полюс 41.Записанный код первой вь 1 ходящей ветви с выхода регистра 7 поступает на адресньпй вход узла 70 памяти, а также через выходной полис 35 блока формирования топологии 2 - цл лдресныл вход узла 5 памяти длительности . ветвей, цл информационный цх д у ла 6 памяти номеров моделируемыхетвей и цл вход узла сравнения3 блокауправления.23 памяти 114 через полюс 43 и элементНЕ 29 блока 1 управления поступаетна вход элемента И 21, запрещая прохождение сигнала поиска свободной модели ветви с полюса 36 через этотэлемент,В рассматриваемом случае (при единичной метке узла) сигнал поиска сво-.бодной модели ветви может быть сформирован на выходе элемента И 22. Этапроизойдет при наличии разрешающихсигналов на входах элемента И 22,связанных с полюсом 37 и с полюсом42. Разренающий сигнал с полюса 37,который связан с выходом узла 79сравнения кодов блока. 2 формированиятопологии, сформируется при совпадении кодов, записанных в регистрах 74и 76, т.е. когда конечный узег. подготавливаемой ветви равняется начальному узлу моделирования сети (путьзамыкается в исходной точке). Разрешающий сигнал на полюсе 42,которыйсвязан с объединенным выходом элементов И 107 (1), 107(2). ,107(К) блока 3 моделей ветвей, будет сформирован в там случае, если счетчик 115узлов сети модели ветви, откуда считывается метка узлов, будет абнулен,и на его выходе переполнения, связанном с входом элемента И 07 буд=тсформирован сигнал высокого урания(моделируемый путь прошел через всеузлы и подготавливаемая ветвь замыкает его в начальном узле моделирования сети).В рассмотренном примере сигналпоиска свободной модели ветви с выхода элемента И 22, а при считываниинулевой метки узла с выхода элементаИ 21 через элемент ИЛИ 24 поступаетна вход элемента задержки 30, а такжена выходной полюс 54.Если хотя бы на одном из полюсов37 или 42 отсутствует разрешающийсигнал, а из узла 114 памяти метокузлов блока 3 моделей ветвей считана единичная метка, сигнал поискасвободной модели ветви не вырабатьгвается, длительность ветви в формирователь временного интервала моделиветви не заносится и подготовка ветви к моделированию на этом заканчива ется.Если же сигнал поиска свободноймодели ветви выработался с полюса 54,ан поступает на вход элементов И04(1) и 105первой модели вет 1564643Затем импульс ГИ 2, сдвинутый относительна импульса ГИ 1, с выходаэлемента И 94 блока 2 формированиятопологии поступает на вход считывания узла 70 памяти, и по адресу перВой выходящей ветви осуществляетсясчитывание номера второй ветви, выходящей из рассматриваемого узла.Кроме этого, сигнал ГИ 2 с выхода элеменОта И 94 через полюс 36 поступает вблок 1 управления, В блоке 1 упраВлеНия сигнал поиска свободной моделисВетви с полюса 36 поступает на входсчитывания узла 5 памяти длительности ветвей, на вход элементов И 21 и22 и через элемент ИЛИ 27 на входузла 16 элементов И. На другой входуказанного узла элементов И с регистра 9 поступает код номера моделиВетви, прерывание от которой обрабатывалось последним. На выходе узла16 элементов И сформируется код указанной модели ветви, который черезполюс 51 поступает на вход денифратора 121 считывания меток блока 3 моделей ветвей, На том выходе дешифратора, который соответствует номерумодели ветви, сформируется сигнал,поступающий на вход считывания узлов113 и 114 памяти указанной модели ветви, а также на вход элемента И 107,На адресный вход узлов 113 и 114 через полюс 52 с узла 23 элементов ИЛИблокауправления поступает код,сформированный на выходе, узла 18 эле 35ментов И, Первый вход узла 18 элементов И подключен к полюсу 34 и нанего из блока 2 формирования тополо 1 ии поступаете код конечного узла под 40готавливаемой к моделированию ветви,на другой вход узла 18 элементов Ипоступает разрешающий потенциал с нулевого выхода триггера 12. Таким образом, на выходе узла 18 элементов И 1 45а значит, и на адресном входе узловпамяти 13 и 114 блока 3 моделей вет-.вей будет сформирован код конечногоузла подготавливаемой х моделированиюветви. Осуществляется считывание информации из узла 114 памяти метокузлов тай модели ветви, которая окончила моделирование длительности ветви па адресу номера канечнога узлаподготавливаемой к моделированиюветви. И если считана единичная метка,которая означает, что данная ветвьвходит в уже пройденный узел сети,сигнал высокого уровня с выхода узлави 97(1) блока 3 моделей ветвей. Если триггер 100(1) первой модели ветви 97(1) находится в единичном состоянии (модель занята), сигнал с выхода5 элемента И 104(1) через чолюс 54(2) поступает на вход элементов И 104(2) и 105(2) второй модели ветви 97(2). Если триггер 100(2) второй модели ветви 97(2) также находится в единичном состоянии, сигнал с выхода эле мента И 04(2) через полюс 54(3) поступает на вход элементов И 104(3) и 105(3) третьей модели ветви 97(3) и т.д. до первой свободной модели ветви, у которой триггер 100 находится в нулевом состоянии. У этой модели ветви сигнал высокого уровня с выхода элемента И 105 поступает на вход элемента И 109 и в формирователь 99 временных интервалов данной модели ветви заносится код длительности подготавливаемой ветви, который поступает на другой вход элемента И 109 с полюса 49, Кроме этого, сигнал с выхо да элемента И 105 через элемент задержки 112 поступает на вход -.,риггера 100, устанавливая его в единичное состояние. Далее сигнал с выхода элемента И 105 через элемент ИЛИ 110 30 поступает на вход шифратора 117 адреса узла 98 поиска моделей ветвей. На выходе шифратора адреса сформируется код номера данной свободной модели ветви, который через полюс 45 поступает в блок 1 управления.В.блоке 1 управления код номера модели ветви с полюса 45 поступает на адресный вход узла 6 памяти номеров моделируемых ветвей, на информа ционный вход регистров 10 и 9 номера свободной модели ветви и регистра номера. отработавшей модели ветви. На информационный вход узла 6 памяти в рассматриваемый момент поступает код 45 номера подготавливаемой ветви с полю. са 35, а на вход записи - задержанный сигнал поиска свободной модели ветви с выхода элемента задержки 30. Происходит запись номера подготавливаемой ветви в узле 6 памяти по адресу номера модели ветви, которая будет моделировать ее длительность. Кроме этого задержанный сигнал поиска свободной модели ветви с выхода элемента задержки 30 поступает на установочный вход регистра 10, куда записывается номер модели ветви. Кроме этого, задержанный сигнал поиска свободной модели ветви с выхода элемента задержки 30 поступает на вход триггера 12 формирования меток моделирования. Начинается процесс записи меток моделируемых ветвей в узел 113 памяти и меток узлов в узел 114 памяти блока 3 моделей ветвей.Потенциал высокого уровня с единичного выхода триггера 12 блока 1 управления поступает на вход элемента И 19и разрешает прохождение импульсов ускоренной серии ГИЗ с полюса 61 через элемент И 19 и элемент ИЛИ 26 на счетный вход узла 8 формирования меток моделирования, Первый импульс серии ГИЗ установит на выходе узла 8 код "1", который поступает на вход схем 13 сравнения номеров ветвей и номеров узлов 14, а также через узел 23 элементов ИЛИ и полюс 52 на адресные входы узлов памяти 113 и 114 всех моделей ветвей 97 блока 3 моделей ветвей. Кроме этого, сигнал серии ГИЗ, задержаний элементом задержки 31 на время, достаточное для срабатывания узла 8, проходит через элемент ИЛИ 27 и поступает на вход узла 16 элементов И. На другой вход указанного узла с выхода регистра 9 поступает код модели ветви, которая окончила моделирование длительности ветви. Указанный код с выхода узла 16 элементов И через полюс 51 поступает на дешифратор 121 считывания меток узла 98 поиска моделей ветвей блока 3 моделей ветвей, На выходе дешифратора 121, который соответствует номеру отработавшей модели ветви, сформируется сигнал, который поступает на вход считывания узлов памяти 113 и 114 указанной модели ветви 97. Происходит считывание метки моделируемой ветви из узла памяти 113 и метки узла из узла памяти 114 по первому адресу.Сигнал считанной метки моделируемой ветви с выхода узла памяти 113 через полюс 44 поступает на вход элемента ИЛИ 25 блока 1 управления. Если была считана единичная метка, на выходе элемента ИЛИ 25 сформируется сигнал высокого уровня, который через полюс 55 поступает на информационный вход узлов памяти 113 всех моделей ветвей 97 блока 3 моделей ветвей, В рассматриваемый момент на выходе элемента задержки 32 блока 1 управления сформируется сигнал высо 156464кого уровня перво го импульса ускоренной серии ГИЗ, который поступил навход элемента задержки 32 с выходаэлемента задержки 3. Задержанный сигнал поступает на зход узла 15 элементов И, на другой вход которогопоступает код найденной свободной модели ветви с выхода регистра 10. Сформированный на выходе узла 15 элементов И код свободной модели ветви через полюс 50 поступает на вход дешифратора 120 записи узла 98 поиска моделей ветвей блока 3 моделей ветвей.На выходе дешифратора, который соответствует номеру свобоцной модели ветви, сформируется сигнал высокого уровня, поступающий на вход записи узловпамяти 113 и 114 указанной модели ветви. Происходит запись единичной метки 20в узел 113 памяти меток моделируемыхветвей. Если же из узла 113 памятиотработавшей модели ветви будет считана нулевая метка, на первом входеэлемента ИЛИ 26 блока 1 управления 25будет присутствовать потенциал низкого уровня, а сигнал на выходе элемента будет определяться наличием сигнала на втором входе, который связан свыходом узла сравнения 13. Сигнал высокого уровня на выходе схемы сравнения 13 сформируется в том случае, когда код узла 9 формирования адресаметок моделирования будет равен кодуномера подготавливаемой к моделирова 35нию ветви, поступающему с полюса 35,т.е.когда к моделированию подготавливается ветвь с номером 1". В этомслучае сигнал высокого уровня с выхоца элемента ИЛИ 25 через полюс 55поступает на информационный вход узлов памяти 113 всех моделей ветвей97 блока 3 моделей ветвей, а в узелпамяти 113 найденной свободной модели ветви записывается единичная метка. В противном случае в узел памяти113 найденной свободной модели ветвизаписывается нулевая метка, Так осуществляется формирование и запись вузел памяти 113 свободной модели ветви метки моделируемых ветвей по первому адресу,Рассмотрим, как происходит формирование и запись метки узла в узелпамяти 114 найденной свободной модели ветви по первому адресу. Сигналсчитанной метки узла с выхода узлапамяти 114 отработавшей модели ветвиблока 3 моделей ветвей через полюс 43 328поступает на вход элемента ИЛИ 28 блока 1 управления. Если была считанаединичная метка, на выходе элемента ИЛИ 28 сформируется сигнал высокого уровня, В противном случае сигнал на выходе элемента ИЛИ 28 будет определяться вторым входом элемента, связанным с выходом схемы сравнения 14, Сигнал высокого уровня на выходе схема сравнения сформируется в том случае, когда код узла 8 формирования адреса меток моделирования будет равен коду номера начального узла подготавливаемой ветви, поступающему с полюса 41, т.е. если к моделированию1подготавливается ветвь с номером начального узла, равным "1", Таким образом, сигнал единичной метки узла на выходе элемента ИЛИ 28 сформируется в том случае, если из узла 114 памяти меток узлов отработавшей модели ветви блока 3 моделей ветвей будет считана единичная метка или если к моделированию подготавливается ветвь у которой начальный узел равняется "1". С выхода элемента ИЛИ 28 сигнал единичной или нулевой метки через полюс 56 поступает на информационный вход узлов памяти 114 всех моделей ветвей 97 блока моцелей ветвей. Как отмечалось, в рассматриваемый момент на вход записи узла памяти 114 свободной модели ветви поступает сигнал с соответствующего выхода дешифратора записи 120 узла 98 поиска моделей ветвей, Происходит запись метки в узел памяти 114 свободной модели ветви по первому адресу.Следующий сигнал серии ГИЗ, поступающий на счетный вход узла 8 формирования адреса меток моделирования блока 1 управления с выхода элемента ИЛИ 26, установит на выходе узла код "2". Этот код через элемент ИЛИ 23 и полюс 52 поступает на адресный вход узла 113 памяти меток моделируемых ветвей и узла 114 памяти меток узлов всех моделей ветвей 97 блока 3 моделей ветвей. Кроме этого, сигнал серии ГИЗ с выхода элемента ИЛИ 26 блока 1 управления через элемент задержки 31 и элемент ИЛИ 27 поступает на вход узла 16 элементов И, на другой вход которого поступает код отработавшей модели ветви с выхода регистра 9. С выхода узла,16элементов И код отработавшей модели ветви через полюс 51 поступает на29 Зо 1564643 10 вход дешифратора 21 считывания меток узла 98 поиска моделей ветвейблока 3 моделей ветвей. На выходедешифратора, который соответствуетномеру отработавшей модели ветви,сформируется сигнал, который поступает на вход считывания узла 113 памяти меток моделируемых ветвей и узла 114 памяти меток узлов указанной1моделиветви 97. Считанная метка моделируемой ветви с выхода узла памяти 13 через полюс 44 поступает навход элемента ИЛИ 25 блока 1 управления, я меткя узла с Выходя узля пя мяти 114 блока 3 моделей ветвей через полюс 43 поступает на вхоц элемента ИЛИ 28 блокауправления. Если из узла памяти 113 отработавшей модели ветви блока 3 моделей ветвей считана единичная метка или подготавливается к моделированию ветвь с номером ц 2", на выходе элемента ИЛИ 25 блока 1 управления сформируется сигнал высокого уровня, который через полюс 25 55 пос.тупает на информационный вход1узлов памяти 113 всех моделей ветвей 97 блока 3 моделей ветвей. Если из узла памяти 14 отработавшей модели ветви блока 3 моделей ветвей считана единичная метка. или к моделированию подготавливается ветвь, у которой начальный узел равняется "2", на выходе элемента ИЛИ 28 блока 1 управления сформируется сигнал высокого уровня, который через полюс 56 поступает.на информационный вход узлов памяти 114 всех моделей ветвей 97 блока 3 моделей ветвей.В рассматриваемый момент в блоке 40 1 управления сформируется задержанный элементами задержки 31 и 32 сигнал второго импульса серии ГИЗ. Этот сигнал поступает на вход узла 15 элементов И, на другой вход которого 45 с выхода регистра 10 поступает код , свободной модели ветви. С выхода узла 15 элементов И код свободной модели ветви через полюс 50 поступает на вход дешифратора 120 записи меток узла 98 поиска моделей ветвей блока 3 моделей ветвейНа выходе дешифратора, который соответствует номеру свободной модели ветви, сформируется сигнал, который поступает на вход запи 55 си узлов памяти 113 и 114 указанной модели ветви, Происходит запись метки моделируемых ветвей с полюса 55 в узел памяти 113 и метки узлов В узел памяти 114 с полюса 56 по второму адресу.Следующий импульс серии ГИЗ, поступивший на счетный вход узла 8 формирования адреса меток моделирования блока 1 управления, установит на выходе узла код 3. Повторяется описанный процесс формирования метки моделируемых ветвей и запись ее в узел памяти 113 сьободной модели ветви 97 блока 3 моделей ветвей , формирование метки узлов и запись ее в узел памяти 14 свободной модели ветви по третьему адресу и т.д.Описанный процесс формирования меток моделируемых ветвей и меток узлов будет продолжаться до тех пор, пока на Выходе переполнения узла 8 формирование адреса меток моделирования блока 1 управления не сформируется сигнал Высокого уровня, что соответствует перебору всего множества возможных номеров ветвей и узлов сети, Сигнал переполнения поступает на нулевой вход триггера 12, устанавливая его в нулевое состояние. Нулевое состояние триггера 12 запрещает прохождение сигналов серии ГИЗ через элемент И 19 на счетный вход узла 8. Кроме этого, сигнал переполнения с выхода узла 8 поступает на его нулевой вход, сбрасывая узел 8 в нулевое состояние. На этом заканчивается подготовка к моделированию первой ветви, выходящей из свершившегося узла.Начинается процесс подготовки к моделированию второй по списку ветви, выхоцящей из свершившегося узла, Как Отмечалось вышее, код номера первой выходящей Ветви с выхода регистра 72 блока 2 формирования топологии поступает н адресный вход узла 70 памяти номеров Выходяших ветвей. Ня вход считывания указанного узла поступает сигнал ГИ 2 с выхода элемента И 94, Происходит считывание из узла 70 памяти ячейки памяти по адресу номера первой выходящей ветви, т.е, считывается номер второй ветви, выходящей из свершившегося узла. Код номера считанной ветви с выхода узла 70 памяти через узел 86 элементов ИЛИ поступает на информационный вход регистра 72 и записывается в него по импульсу серии ГИ 1, поступающему на установочный зход регистра с выхода элемента И 9: . С выхода регистра 72 код номера второй Выходящей ветвивновь поступает на адресный вход узла 70 памяти, а также через выходнойполюс 35 в блок 1 управления,Кроме этого, в блоке 2 формирова-ния топологии код номера второй выходящей ветьн с выхода узла 70 памяти через узлы 86 и 88 элементовИЛИ поступает на адресный вход узла69 памяти номеров конечных узлов ветвей сети. На вход считывания указан 10ного узла через элемент ИЛИ 90 поступает задержанный сигнал импульсаГИ 2 с выхода элемента задержки 85. Псэтому сигналу из узла 69 памяти производится считывание кода номера конечного узла второй выходящей ветви.Считанный код с выхода узла 69 памяти поступает на информационный входрегистра 74 и записывается в него по20второму импульсу ГИ 1 поступающемуна установочный вход регистра с выхода элемента И 93. С выхода регистра 74 код номера конечного узлавторой выходящей ветви через полюс34 поступает в блок 1 управления.Таким образом, при подготовке кмоделированию второй выходящей ветвив блок 1 управления с. блока 2 формиро-.вания топологии через полюс 35 поступает код номера подготавливаемойветви, через полюс 34 - код номераконечного узла подготавливаемой ветви и через полюс 41 - код номера начального узла подготавливаемой ветви,Кроме этого,в блок 1 управления через35аполюс Зб с блока формирования топологии поступает сигнал второго импульса ГИ 2 поиска свободной модели ветви.В блоке 1 управления сигнал поиска40свободной модели ветви с полюса Збчерез элемент ИЛИ 27 поступает навход узла 16 элементов И, на другойвход ксторого поступает код отработавшей модели ветви с выхода регистра 9,Сформировавшийся на выходе узла 16элементов И код отработавшей моделиветви через полюс 51 поступает навход дешифратора 121 считывания меток узла 98 поиска моделей ветвей50блока 3 моделей ветвей. На выходе дешифратора, который соответствует номеру отработавшей модели ветви, сформируется сигнал, поступающий на входсчитывания узлов памяти 113 и 114указанной модели ветви. Происходит55считывание метки узлов из узла памяти 114 по адресу номера конечногоузла подготавливаемой к моделирсванию ветви, поступающего с полюса 34 блока 1 управления через элементы И18 и ИЛИ 23 и полюс 52 на адресный вход узлов памяти 113 и 114 всех моделей ветвей 97 блока 3 моделей ветвей, Если из узла памяти 114 считана единичная метка, обозначающая, что данная ветвь образует частный контур сети, сйгнал единичной метки с выхода узла памяти 114 через полюс 43 и элемент НЕ 29 блока 1 управления поступает на вход элемента И 21, запрещая прохождение сигнала поиска свободной модели ветви через этот элемент, В этом случае, если на входных полюсах 37 и 42 (как рассматривалось выше) присутствуют разрешающие сигналы, сигнал поиска свободной модели ветви сформируется на выходеэлемента И 22, С выхода элемента И 22, а в случае считывания нулевой метки узла - с выхода элемента И 21, сигнал поиска свободной модели черезэлемент ИЛИ 24 и полюс 54 поступаетблок 3 моделей ветвей. В последнем по этому сигналу ищется свободная модель ветви, в формирователь 99временных интервалов которой заносится код длительности подготавливаемой к моделированию ветви. Далеепроизводится формирование меток моделируемых ветвей и запись их в узелпамяти 113 свободной модели ветви, атакже формирование меток узлов и запись их в узел памяти 114 указанноймодели ветви. В результате в узлепамяти 113 сформируются единичныеметки по тем адресам, по которым были считаны единичные метки с узлапамяти 13 отработавшеймодели ветви, а также пс адресу номера подготавливаемой к моделированию ветви.В узле памяти 114 свободной моделиветви считаны единичные метки с узла памяти 114 отработавшей моделиветви, а также по адресу номера начального узла подготавливаемой к моделированию ветви. Так осуществляется подготовка к моделированию второйветви, выходящей из свершившегося узла.Описанный процесс подготовки кмоделировании ветвей, выходящих изсвершившегося узла, будет продолжаться до тех пор, пока не будет подготовлена последняя ветвь из списка выходящих ветвей, После этого по адресу ее номера в узле 70 памяти номе 33 15646 ров выходящих ветвей блока 2 формирования топологии будет считан код Х, означающий конец списка выходящих ветвей, Этот код записывается в регистр 72, выход которого подключен 5 к дешифратору 78 состояния Х. В дешифраторе путем сравнения кодов вырабатывается сигнал конца списка выходящих из узла ветвей. Этот сигнал с выхода дешифратора 78 поступает на нулевой вход триггера 77, устанавливая его в нулевое состояние. Нулевое состояние триггера запрещает прохождение импульсов ГИ 1 и ГИ 2 через эле 15 менты И 93 и 94 соответственно. Кроме этого, сигнал поиска прерывания с выхода дешифратора 78 через полюс 38 поступает в блок 1 управления,В блоке 1 управления сигнал поиска прерывания с полюса 38 поступает на единичный вход триггера 11, устанавливая его в единичное состояние, а также через полюс 39 - в блок 3 моделей ветвей. С полюса 39 сигнал поиска прерывания поступает на вход стробирования формирователей 116 сброса всех моделей ветвей 97, а также на вход элемента ИЛИ 118 узла 98 поиска моделей ветвей. На выходе формирователя 116 сброса той модели ветви, на установочный вход Формирователя сброса которой поступил сигнал с выхода элемента И 103, т.е. отработавшей модели ветви, прерывание от которой обрабатывалось последним, сформируется сигнал, поступающий на нулевой вход этого же формирователя, на нулевой вход триггера 100 занятости и на установочный вход счетчика 115 узлов. 40 Триггер 100 занятости устанавливается в нулевое состояние, что означает освобождение данной модели для дальнейших вычислений, а в счетчик 115 узлов записывается код, постоянно за дайный на полюса 64 и который на еди.ницу меньший количества узлов сети. Сигнал поиска прерывания, который поступил на вход элемента ИЛИ 118 узла 98 поиска моделей ветвей, .сформиРУет на выходе сигнал высокого уровня. Этот сигнал через полюс (1,1),поступает на входы элементов И 102 (1) и 103 (1) первой модели ветви 97. Так как тРиггеР 101 прерывания первой модели ветви находится в нулевом состоянии (если даже модель ветви и отработала временной интервал, то прерывание от нее уже отработано), на вы 43 34ходе элемента И 102 сформируется сигнал высокого уровня, который через полюс (2,1) поступает на входы элементов И 102 (2) и 103(2) второй модели ветви 97(2). Если триггер 101 2 прерывания второй модели ветви 97(2 ) находится в нулевом состоянии, сигнал с выхода элемента И 102(2 ) второй модели ветви 97( 2 ) через полос (3.1 1 поступает на входы элементов И 102(31 и 103(3) третьей модели ветви 97(3),и т.д.Если в рассматриваемый моментв блоке 3 моделей ветвей имеются еще модели, которые окончили моделирование длительностей ветвей и триггер прерывания которых находится в единичном состоянии, сигнал прерывания с выхода элемента И 103 первой такой модели через элемент ИЛИ 119 и полюс 46 поступает в блок 1 управления, где сбрасывается в нулевое состояние триггер 11 и начинается процесс обработки прерывания от очередной модели ветви, Если же в рассматриваемый момент времени в блоке 3 моделей ветвей не имеется моделей, которые окончили моделирование, сигнал прерывания в блоке не вырабатывается и на выходном полюсе 46 будет присутствовать потенциал низкого уровня, Потенциал низкого уровня с полюса 46 подтверждает единичное состояние триггера 11 блока 1 управления и импульсы измерительной серии начнут поступать через элемент И 20 на вход узла 7 измерения пути и через полюс 53 в блок 3 моделей ветвей.В блоке 3 моделей ветвей импульсы измерительной серии с полюса 53 поступают на вход элементов И 106 всех моделей ветвей 97. У тех моделей ветвей, у которь:х триггер 100 находится в единичном состоянии (модель занята моделированием длительности ветви), на второй вход элемента И 106 поступает разрешающий потенциал с выхода триггера, и импульсы измерительной серии с выхода элемента И 106 поступают на счетный вход Формирователя 99 временных интервалов, Формирователи работают на вычитание, и с приходом количества импульсов, равного коду, записанному в счетчик формирователя, последний обнуляется, вырабатывая на выходе сигнал переполнения. Сигналы с выходов формирователей 99 временных интервалов моделей ветвей 97 поступают на вход элемента ИЛИ 118 узла 98 поиска моделей ветвей. Начинает 35 1564643ся описанный процесс поиска и обработки прерывания от моделей, которые окончили моделирование длительностей ветвей сети,5Описанные процессы подготовки исходящих ветвей к моделированию с проверкой метки узла и формированием массива меток моделируемых ветвей и меток узлов (построением маршрута по О следуемого контура пути ), временного моделирования длительностей загруженных ветвей с формированнем суммарной величины пути и обработки прерывания после окончания моделирования длительности каждой ветви сети будут выполняться в указанной последовательности. Продолжаться эти процессы будут до тех пор, пока при обработке очередного прерывания не окажется, 2 л что конечный узел свершившейся ветви не будет равным начальному узлу моделирования сети (найден искомый контур пути), При этом в регис.тре 5 конечного узла анализируемой ветви бло ка 2 формирования топологии и в регистре 76 узла сети будут одинаковые коцы, а на выходе узла 8 сравнения кодов сформируется сигнал высокого уровня, С выхода узла 80 сигнал по О ступает на вход элемента И 95, на другой вход которого поступает задержанный элементами задержки 83 и 84 с полюса 48 сигнал начала анализа свершения ветви. На выходе элемента И 95 сформируется сигнал разрешения выдачи результата, который через полюс 40 поступает на вход узла 17 элементов И блока 1 управления, На другой вход узла 17 элементов И поступа ет код величины пути с выхода узла 7 измерения пути. С выхода. узла 17 элементов И код величины кратчайшего пути поступает на выходной полюс 67.45Для определения номеров ветвей, которые составляют кратчайший путь, необходимо на входной полюс 57 подать одиночные сигналы высокого уровня, При этом первый сигнал с полюса 57, пройдя через элемент ИЛИ 26, установит код узла 8 равным "1". Этот код через узел 23 элементов ИЛИ и полюс 52 поступает на адресный вход узла 113 памяти меток моделируемых эет 55 вей всех моделей ветвей 97 блока 3 моделей ветвей. Кроме этого, сигнал с полюса 57 через элемент ИЛИ 26, элемент задержки 31 и элемент ИЛИ 27 поступает на вход узла 16 элементов И. На другой вход указанного узла с выхода регистра 9 поступает код отработавшей модели ветви, т,е. той модели ветви, прерывание от которой отрабатывалось последним. С выхода узла 16 элементов И код отработавшей модели ветв через полюс 51 поступает на вход дешифратора 121 считывания меток узла 98 поиска моделей ветвей блока 3 моделей ветвей. На выходе дешифратора, который соответствует номеру отработавшей модели ветви, сформируется сигнал, который поступает на вход считывания узла 113 памяти меток моделируемых ветвей ука: занной модели ветви 97. Происходит считывание метки из узла памяти 113 по первому адресу. Если из узла памяти 113 считана единичная метка, означающая, что ветвь с номером "1" входит в контур кратчайшего пути, сигнал высокого уровня с выхода узла памяти 113 через полюс 44 поступает на выходной полюс 65 меток ветвей пути устройства. На выходной полюс бб номеров ветвей пути устройства поступает код "1" с выхода узла 9 блока 1 управления. Если же из узла памяти 113 блока 3 моделей ветвей будет считана нулевая метка, на выходном погаосе 65 устройства будет присутствовать потенциал низкого уровня, Это означает, что ветвь с номером 1 не входит в контур кратчайшего пути.Следующий импульс с входного полюса 57 устройства установит на входе узла 8 блокауправления код "2", и процесс считывания метки моделируемых ветвей повторяется для второго адреса. Единичные метки по всем возможным адресам номеров ветвей сети укажут полный контур кратчайшего пути, проходящего через все узлы сети.В предложенном устройстве обеспечивается поступление необходимых сиг- налов предварительного установа на фиг,1, 2 и 3, не показаны).Формула изобретения Устройство для решения сетевых задач, содержащее блок управления, блок моделирования сети, блок синхронизации и блок формирования топологии, вход пуска которого является входом пуска устройства, причем вход задания номера ветви, исходящей из начгль 1564643ного узла сети устройства, подключен к одноименному входу блока формирования топологии, выходы номера подготавливаемой к моделированию ветви,5 поиска свободной модели ветви, признака конечной ветви сети, поиска прерывания и разрешения выдачи результата которого подключены к одноименным входам блока управления, выходы кода длительности ветви, тактовый и поиска свободной модели ветви которого подключены к одноименным входам блока моделирования сети, выходы номера модели ветви и прерывания которого подключены к одноименным входам блока управления, выходы номера свершившейся ветви и начала анализа свершения ветви которого подключены к одноименным входам блока формирования топологии, выход поиска прерывания которого подключен к одноименному входу блока моделирования сети, первый вы" ход блока синхронизации подключен к первому тактовому входу блока форми рования топологии, второй выход блока синхронизации подключен к дторому тактовому входу блока формирования топологии и к первому тактовому входу блока управления, выход веса пути 30 которого является одноименным выходом устройства, о т л и ч а ю щ е -е с я тем, что, с целью расширенияфункциональных возможностей устройства за счет решения задачи коммивояжера, выходы номера конечного узлаветви ч номера начального узла ветвиблока формирования топологии подключены к одноименным входам блока управления, выходы записи меток моделирования узла, считывания меток моделирования узла, адреса меток моделирования узла, признака моделированияветви и признака моделирования узлакоторого подключены к одноименнымвходам блока моделирования сети, выходы разрешения загрузки последнейветви сети, метки моделирования узла и метки моделирования ветви которого подключены к одноименным входамблока управления, выходы признакапринадлежности ветвей кратчайшему пути коммивояжера и признака принадлежности ветвей множеству путей коммивояжера которого являются одноименнымивыходами устройства, вход задания количества узлов в сети которого является одноименным входом блока моделирования сети, третий выход блока синхронизации подключен к второму тактовому входу блока управления, входопроса которого является одноименным входом устройства, 1564643Выход номера конечного узла ветви блока 2 формирования топологии соедиен через полюс 34 с входом узла 18 элементов И блока 1 управления. Вы 5 ход номера подготавливаемой к моделированию ветви блока 2 формирования топологии соединен через полюс 35 с адресным входом узла 5 памяти и с входом схемы 13 сравнения блока 1 управ ления, Выход поиска свободной модели ветви блока 2 формирования топологии соединен через полюс 36 с входом считывания узла 5 памяти, с входом элементов И 21, 22 и.через элемент ИЛИ 27 с входом узла 16 элементов И блока 1 управления. Выход признака конечной ветви сети блока 2 формирования топологии соединен через полюс 37 с входом элемента И 22 блока 1 управ пения . Выход поиска прерывания блока 2 фор 1:иров ания топологии соединен ч ерез полюс 38 с единичным входом триггера 11 прерывания блока 1 управления и с одноименным входом блока 3 моде лей ветвей через полюс 39.,Выход разрешения выдачи результата блока 2 формирования топологии соединен через полюс 40 с входом узла элементов блока 1 управления, Выход номера началь ного узла ветви блока 2 формирования топологии соединен через полюс 41 с входом схемы 14 сравнения блока 1 управления,Выход РазРешения загРУзки послед ней ветви сети блока 3 моделей ветвей соединен через полюс 42 с входом элемента И 22 блока 1 управления, Выход метки моделирования узла блока 3 моделей ветвей соединен че реэ полюс 43 с входом элемента ИЛИ 28 и через элемент НЕ 29 с входом элемента И 21 блока 1 управления, Выход метки моделирования ветви соединен с входом элемента ИЛИ 25 через 45 полюс 44. Выход номера модели ветви блока 3 моделей ветвей соединен через полюс 45 с адресным входом узла 6 памяти и с информационным входом регистров 9 и 10 блока 1 управления. Выход прерьвания блока 3 моделей ветвей соединен через полюс 46 с входом считьвания узла 6 памяти, с установочным входом регистра 9, с входом элемента 33 задержки и с нулевым входом триггера 11 блокауправлении.Выход номера свершившейся ветви блока 2 подключен через полюс 47 к одноименному входу блока 1, выход на" чала анализа свершения ветви блока 2 подключен через полюс 48 к одноименному входу блока 1, вьмод кода дли-, тельности ветви блока 1 подключен через полюс 49 к одноименному входу блока 3, выход записи меток модели" рования узла блока 1 подключен через полюс 50 к одноименному входу блока 3 выход считьваьия меток моделирования узла подключен через полюс 51 к одноименному входу блока 3, выход адреса меток моделирования узла подключен через полюс 52 к одноименному входу блока 3, тактовый выход блока 1 подключен через полюс 53 к одноименному входу блока 3 выход поиска свободной модели ветви блока 1 подключен через полюс 54 к одноименному входу блока 3, выход признака мо" делирования ветви блока 1 через полюс 55 подключен к одноименному входу блока 3, выход признака моделирования узла блока 1 подключен через полюс 56 к одноименному входу блока 3, вход опроса устройства подключен через полюс 57 к одноименному входу блока 1, первый выход блока 4 (вьфает серию импульсов ГИ 1) через полюс 58 подключен к первому тактовому входу блока 2, второй выход блока 4 (выдает серию импульсов ГИ 2) подключен через полюса 59 и .60 к второму такто. вому входу блока 2 и к первому тактовому входу блока 1, третий выход блока 4 (выдает серию импульсов ГИЗ) подключен через полюс 61 к второму тактовому входу блока 1, вход пуска устройства подключен через полюс 62 к одноименному входу блока 2, вход кода номера ветви, исходящей из начального узла сети устройства; подключен через полюс 63 к одноименному входу блока 2 вход задания количества узлов сети устройства подключен через полюс 64 к одноименному входу блока 3, выход признака принадлежности ветвикратчайшему пути коммивояжера блока 1 подключен через полюс 65 к одноименному выходу устройства, выход признака принадлежности ветви множеству путей коммивояжера блока 1 подключен через полюс 66 к одноименному вьмоду устройства, выход веса пути блока 1 подключен через полюс 67 к одноименному выходу устройства.Блок 2 формирования топологии содержит узел 68 памяти номеров начальных узлов ветвей сети, узел 69 памя 1З156464 З Составитель А.Мишинр М,Келемеш Техред 11,Ходаннч ректор С.Шекмар ираж 564 дписно ГКНТ ССС11поизвела твенно - и злате ьс ки к,.мс,инат атент, г, Ужгороду Гагарина, ) Заказ 1161 Т ВНИ 1 И Госуларственног1 ЗОЗкомите га по изобретениям и открытиямМосква, Ж-З 5, Гаушская наб., д. /5ти номеров конечных узлов ветвей сети, узел 70 памяти поттеров выходящих ветвей узлов сети, уэ ел 71 памяти нгмеров первой выходящей ветви узлов сети, регистр 72 выходящей ветви, регистр 73 начального узла гтодготавгттгвяемой ветви, регистр 74 конечного узла подготавливаемой ветви, регистр 75 конечного узла анализируемой ветви, регистр 76 узла сети, триггер 77, дешиФратор 78, узлы 79 и 80 сравнения кодов, элементы задержки 81 - 85, узлы 86-88 элементов ИИ, элементы ИЛИ 89 - 91 элементы И 92 - 95, элемент НЕ 96.Блок 3 моделей ветвей (фиг.3) содержит К моделей ветвей (где К - количество путей, проходящих через все узлы сети) 97 и узел 98 поиска люде лей ветвей . Цифрами в скобках обозначены порядковые номера одинаковых по своему конструктивному исполнению и функциональному назначению блоков, узлов, элементов и полюсов. Каждая модель ветви 97 состоит из формирователя 99 временных интервалов, триггеров 100 и 101, э;тементов И 102 108, узла 109 элементов И, элемента ИЛИ 10, элементов задержки 111 и 112, 30 узла 113 памяти меток моделируемых ветвей, узла 114 памяти меток узлов, счетчика узлов 115 сети, формирователя 16 сброса модели ветви.Узел 98 поиска моделей ветвей блока 3 моделей ветвей содержит шифра- -35 тор 17 адреса, элементы ИЛИ 18 и 119, дешифратор 120 записи меток, дешифратор 12 считывания меток.Устройство работает следующим образом.В узлы 68 - 71 памяти блока 2 формирования топологии в виде списков заносится информация о топологии моделируемой сети. Регистры 72 - 75 предварительно обнуляются, а в регистр 76 узла сети заносится код номера любого узла сети, принятого за начальный узел моделирования сети, В узел 5 памяти длительностей ветвей блока 1 управления предварительно заносится информация о длительности ветвей сети, т,е. по адресу номера каждой ветви сети записывается код ее длительности. Узел 6 памяти, узел 7 измерения пути,55 узел 8 формирования меток моделирования, регистры 9 и 10 блока 1 управления, узлы памяти 113 , 113 (2),113 (К) и 114 (1), 4 (2) 643 6114 (К) Фор,ятроттгтт раап стц () 9999 (К) гтремеццых интервалов блока 3 мдегтейт ветвей ттредгтгтрцтелцно Обцуттяются. Триггерыи 12 блока 1 уцрлвлеция, трпггер 7 блокл 2 формирования тоттоггогцт, трцгтгеры00(),00(г)Оо(К) и 0, 101(2),,О(К) и формирователи 16,16(2) 116(К) сброся модели ветви блока 3 моделей ветвей находятсяпервоначально в пулевом состоянии, В счетчике узлов 1 з(1) 15(2)у 115(К) сети блока 3 моделец ветвейпредварительно заносится код, на едцницу меньшцц колцчествя узлов сети.После т 1 ячального устлцовя ня полюс 63 блока 2 формцровяция тоттологпц цодается код номера ветви, выходящей иэ узла, принятого прц длнцом расчете зя начяльцыц узел сети, т.е. цомер которого записан в регистр 76 узла сети. Таким Образом, начальный узел моделирования сети определяется по адресу номера ветви в узле 68 памяти номеров начальных узлов блока 2 формирования топологии.В некоторый момент времени сигнал "Пуск", поступающий ця полюс 62 блока 2 формирования топологии, проходит через элемецт ИЛИ 91 и устанавливает триггер 77 в единичное состояние, Епицичное состояние триггера 77разрешает прохождение серии импульсов ГИ 1 (с первого выходя блокя 5) через полюс 58 и П 12 (с второго выхода блока 4 через полюс 59) через элементы И 93 и 94 соответственно, Кроме этого сигнал "Пуск" с входного полюса 62 поступает ня вход элемента задержки 81 и на вход считывания узла 68 памяти начальных узлов. О этому сигналу в узле 68 памяти происходит считывание информации из ячейки памяти, адрес которой определяется номером ветви, поступающим с полюса 63. Таккак ветвь выбрана, кяк выходящая из начального узла моделирования сети, то на выходе узла 68 памяти формируется код этого узла, который через узел 87 элементов ИЛИ поступает ца адресный вход узла 71 памяти ттертзой выходящей ветви 71 и ца информлционцый вход регистра цлчяльцого уэлл 73 подготавливаемойг ветви. Через время злдержки, достаточное для считывания информации из узла 68 цлмятн, стгнял "Пчск" появляется ня выходе этементгт злдержки 81 и постуцяет через элемент ПП 89на вход считывания узла 71 памяти и на управляющий вход регистра 73. По этому сигналу из узла 71 памяти осуществляется считывание кода номера ветви, являющейся первой в списке ветвей, выходящих из начального узла моделирования сети. Код номера этой ветви с выхода узла 71 памяти через узел 86 элементов ИЛИ поступает на информационный вход регистра 2 выходящей ветви и записывается в него по первому импульсу ГИ 1, поступающему на управляющий вход регистра 72 с выхода элемента И 93, Кроме этого, по заданному сигналу "Пуск который поступил на управляющий вход регистра,73, в него записывается код номера начального узла ветви, С выхода регистра 73 код номера началь ного узла ветви поступает на выходной полюс 41.Записанный код первой выходящей ветви с выхода регистра 72 поступает на адресный вход узла 70 памяти, а также через полюс 35 на адресный вход узла 5 памяти длительности ветвей, на информационный вход узла 6 памяти номеров моделируемых ветвей и на вход схемы сравнения 13 блока 1 управления.30Затем импульс ГИ 2, сдвинутый относительно импульса ГИ 1, с выхода элемента И 94 поступает на вход считывания узла 70 памяти, а по адресу первой выходящей ветви считывается номер второй ветви, выходящей из рассматри 1ваемого узла, Кроме тогоимпульс ГИ 2 с выхода элемента И 94 поступает на полюс 36 и на вход элемента задержки 85. С выхода элемента задержки 40 85 сигнал, задержанный на время, достаточное для считывания информации из узла 70 памяти, через элемент ИЛИ 90 поступает на вход считывания узла 69 памяти номеров конечных узлов вет вей сети. На адресный вход узла 69 памяти, с выхода узла 88 элементов ИЛИ в это время по-тупает код номера ветви, считанный с узла 70 памяти, Из узла 69 памяти осуществляется считы вание кода номера конечного узла второй подготавливаемой ветви. Этот код с выхода узла 60 памяти поступает на информационный вход регистра 74 и записывается в него по приходу на управляющий вход следующего импульса ГИ 1 с выхода элемента И 93.В блоке 1 управления сигнал поиска свободной модели ветви с полюса 36 поступает на вход считывания узла 5памяти длительности ветвей, на входэлементов И 21 и 22 и через элементИЛИ 27 на вход узла 16 элементов И.На другой вход этого узла поступаеткод с выхода регистра 9 номера отработавшей модели ветви. Так как в рассматриваемый момент регистр 9 обнулен, то на выходе узла 16 элементовИ будет сформирован нулевой код, который через полюс 51 поступает навход дешифратора 12 считывания меток блока 3 моделей ветвей. Так какна входе дешифратора 121 присутствует нулевой код, то ни на одном из выходов дешифратора сигнал считыванияне сформируется и обращения к узлам113(1), 113(2)113(К) памяти меток моделируемых ветвей иузлам 114(1),114(2)114(К) памяти меток узловне будет, Поэтому на выходах узлов114(1) 114(2)9114(К) памяти бубет присутствовать нулевой потенциал,что даст потенциал низкого уровня наполюсе 43. Этот потенциал через элемент НЕ 29 поступает на вход элемента И 21, на другой вход которого поступает сигнал поиска свободной модели ветви с полюса 36. На выходе элемента И 21 сформируется сигнал высокого уровня, который через элементИЛИ 24 поступает на вход элементазадержки 30 и на полюс 54. Кроме того,по сигналу полюса 36, поступающему навход считывания узла 5 памяти, осуществляется считывание длительностиподготавливаемой ветви. Код длительности ветви с выхода узла 5 памятичерез полюс 49 поступает в блок 3 моделей ветвей,В блоке 3 моделей ветвей сигнал сполюса 54 поступает на входы элементов И 104(1) и 105(1) первой моделиветви 97(1). Так как в рассматриваемый момент все модели свободные, тотриггер 100(1) первой модели ветви97(1) будет находиться внулевом состоянии, и сигнал с выхода элементаИ 105(1) через элемент задержки 112поступит на единичный вход триггера1 ОО(1), устанавливая его в единичноесостояние. Это означает занятостьпроцессом моделирования длительностизагружаемой ветви первой моделью ветви. Одновременно сигнал с выхода элемента И 105 (1) поступает на вход узла 109(1) элементов И, на другой входполюса 49 поступает код длительнас 1564643ти подготавливаемой ветви. С выхода узла 109(1) элементов И код длительности ветви поступает на информационный вход формирователя 99 (1) временного интервала и заносится в него в качестве исходной информации. Кроме этого, сигнал с выхода элемента И 105(1)первой моделиветви через элемент ИЛИ 10(1) поступает на вход шиф 10 ратора 117 адреса узла 98 поиска моделей ветвей. Шифратор 117 адреса сформирует код номера модели ветви (в данном случае первой), которая будет моделировать длительность первой выходя-,5 щей из узла ветви. С выхода дешифратора 117 код номера модели ветви через полюс 45 поступает в блок 1 управления.В блоке 1 управления код номера модели ветви с полюса 45 поступает на информационный вход регистров 9 и 10 и на адресный вход узла памяти номеров моделируемых ветвей 6. На вход записи узла 6 памяти поступает сигнал с выхода элемента ИЛИ 24, задержанный элементом 30 задержки на время поиска свободной модели ветви в блоке 3 моделей ветвей. По этому сигналу в узле 6 памяти производится запись ко да номера ветви, поступающего на информационный вход с полюса 35, по адресу номера модели ветви, в формирователь временного интервала которой уже внесена длительность ветви, Кроме этого, сигнал с выхода элемента за 35 держки 30 поступает на установочный вход регистра 10 и записывает в него код номера модели ветви, а также на единичный вход триггера 12, устанавливая его в единичное состояние. Единичное состояние триггера 12 разрешает прохождение импульсов серии ГИЗ (с третьего выхода блока 4 через полюса 61) через элемент И 19 и элемент 45 ИЛИ 26 на счетный вход узла 8 формирования адреса меток моделируемых ветвей и на вход элемента задержки 31.Первый импульс серии ГИЗ установит на выходе узла 8 код "1", который через узел элементов ИЛИ 23 и полюс 52 поступает на адресный вход узлов 113(1),3(2) .113(К) памяти меток моделируемых ветвей и узлов 114(1), 114(2).,114(К) памяти меток узлов всех моделей ветвей 97(1), 97(2), ,55/ 97(К) блока 3 моделей ветвей, Через время, достаточное для формирования кода на выходе узла 8 блока 1 управ-ления, нд выходе элемента задержки 31 сформируется сигнал первого импульса серии ГИЗ, который через элемент ИЛИ 27 пастулдет нд вход узла 16 элементов И, нд другой вход которого поступает код с выхода регистра 97. Так кдк регистр 9 в настоящий момент находится в нулевом состоянии, то нд выходе узла 16 элементов И сформируется нулевой код, который через полюс 51 поступает на вход дешифрдтора 21 считывания мегок блока 3 моделей ветвей. Так как нд вход дешцфраторд 121 поступил нулевой код, то ни на одном цз выходов дещифратора сигнал не сформируется, Выходы дешифратора 121 подключены к входам считывания узлов 13(1), 113(2). 13(К) памяти меток моделируемых ветвей и узлов 114(1), 114(2)114(К) памяти меток узлов моделей ветвей 9 97(21. ,97(К), поэтому ни нд одном из выходов указанных узлов памяти сигнал не сформируется. Потенциал низкого уровня метки моделирования узла с выходов узлов памяти 114(1), 114(2) ,114(К) через полюс 43 поступает на вход элемента ИЛИ 28 блока 1 управления.По истечении времени, достаточного для организации описанных процессов в блоке 3 моделей ветвей, на выходе элемента задержки 32 блока 1 управления сформируется сигнал задержанного импульса серии ГИЗ, который поступает на вход узла 15 элементов И. На другой вход этого узла поступает код с выхода регистра 10, где записан номер найденной свободной модели ветви (в рассматриваемом случае первой). С выхода узла 15 элементов И код номера модели ветви через полюс 50 поступает на вход дешцфрдтора 120 записи меток блока 3 моделей ветвей. На первом выходе дешифратора, который соответствует номеру модели ветви, сформируется сигнал высокого уровня, поступающий на вход записи узлов 113(1) памяти меток моделируемьЖ ветвей и меток узлов 114(1), а также на вход элемента И 108(1) первой модели ветви 97(1)., По этому сигналу в узел 113(1) памяти меток моделируемых ветвей записывается информдцця, поступающая с входного полюса 55, д в узел 114(11 памяти меток узлов - информация с лолюсд 56. Каждый импульс, сформированный вд выходе злемслтд Н 108по сигналу с полюса 56, уменьшает .на "1" код счетчика узлов 115(1).В блоке 1 управления полюс 55 связан с выходом элемента ИЛИ 25. Первый вход элемента ИЛИ 25 связан с по 5 пюсом 44 выхода метки моделирования ветви, и в рассматриваемый момент на нем присутствует потенциал низкого уровня,(в регистре 9 записан нулевой код), На второй вход элемента ИЛИ 25 поступает сигнал с выхода узла 13 сравнения номеров ветвей. Входы узла 13 сравнения связаны соответственно с ВЫХОДОМ узла 8 формирования аДреса меток моделирования и с полюсом 35, Таким образом, на выходе узла 13 сравнения сформируется сигнал в том случае, когда адрес записи меток моделирования будет соответствовать номеру подготавливаемой ветви. В рассматриваемом случае на выходе узла 13 сравнения будет сформирован сигнал в том случае, если к моделированию подготавливается ветвь с номером "1", При 25 этом будет произведена запись единичной,метки в узел 113(1) памяти первой модели ветви 91(1) блока 3 моделей Ветвей по первому адресу .Полюс 56 связан с выходом элемен- ЗО та ИЛИ 28 блока 1 управления, Первый вход элемента ИЛИ 28 связан с полюсом 43 выхода метки моделирования узла, где в рассматриваемый момент присутствует потенциал низкого уровня (в регистре 9 записан нулевой код, поэтому нет обращения ни к одной модели ветви), На второй вход элемента ИЛИ 28 поступает сигнал с выхода схемы 14 сравнения номеров узлов, Входы 4 О схемы 14 сравнения подключены соответственно к выходу узла 8 формирования адреса меток моделирования и к полюсу 41 номера начального узла подготавливаемой к моделированию ветви. Таким образом, на выходе узла 14 сравнения сформируется сигнал при ус.повии, что здрес записи меток моделирования будет соответствовать номеру начального узла подготавливаемой к моделированию ветви". В рассматривае-. мом моменте сигнал на выходе узла 15 сравнения будет сформирован в том случае, если к моделированию подготавливается ветвь, у которой номер начального узла равняется "1"; При этом единичная метка будет записана в узел 14(1) памяти первой модели ветви 97(1) блока 3 моделей ветвей по первому адресу, а код счетчика узлов сети 115(1) этой модели ветвиуменьшится на "1".Следующий импульс серии ГИЗ, который поступит с полюса 61 через элемент И 19 на счетный вход узла 8 формирования адреса меток моделируемыхветвей, установит на выходе узла код"2". Этот код через узел 23 элементовИЛИ и полюс 52 поступает на адресныйвход узлов 113(1), 113(2)..,113(К)памяти меток моделируемых ветвеч иузлов 114(1), 114(2)114(К)памяти меток узлов блока 3 моделей ветвей. Через время, достаточное дляформирования кода на выходе узла 8блока 1 управления, на выходе элемента задержки 31 сформируется сигналвторого импульса серии ГИЗ, которыйчерез элемент ИЛИ 27 поступает навход узла 16 элементов И, на другойвход которого поступает код с выходарегистра 97. Так как регистр 9 в настоящий момент находится в нулевомсостоянии, то на выходе узла 16 элементов И сформируется нулевой код,который через полюс 51 поступает навход дешифратора 121 считывания меток блока 3 моделей ветвей. Так какна вход дешифратора 121 поступил нулевой код, то ни на одном из выходовдешифратора сигнал не сформируется,Выходы дешифратора 121 подключены квходам считывания узлов 113(1), 113(2),113(К) памяти меток моделируемыхветвей и узлов 114(1, 114(2)114(К) памяти меток узлов, поэтомупотенциал низкого уровня метки моделирования узла с выхода узлов 14(1),114(2)114(К) черезполюс 43 поступает на вход элемента ИЛИ 28 блока1 управления, а потенциал низкогоуровня метки моделирования ветви свыхода узлов 13(1), 113(2)113(К)памяти блока моделей ветвей через полюс 44 поступает на вход элементаИЛИ 25.блока 1 управления,По истечении времени, достаточного для органиэации описанных процессов в блоке 3 моделей ветвей, на выходе элемента задержки 32 блока 1 управления сформируется сигнал задержанного второго импульса серии ГИЗ,который поступает на вход узла 15 эле. МентоВ И. На другой вход этого узлапоступает код с выхода регистра 10,где записан номер найденной свободноймодели ветви. С выхода узла 5 элементов И кад номера модели ветви через полюс 50 поступает ня вход дешифратора 120 записи меток блока 3 моделей ветвей. На первом его выходе, который соответствует номеру свободной модели ветви, сформируется сигнал, поступающий на вход записи узла 113(1) памяти меток моделируемых ветвей и меток узлов 114(1) первой модели ветви 97(1). По этому сигналу в узел10 113(1) памяти меток моделируемых ветвей по второму адресу запишется единичная метка в случае, если к моделированию подготавливается ветвь с номерам 2 , я в узел 114(1) памяти ме15 ток узлов по второму адресу заг жется единичная метка в случае, если к моделированию подготавливается ветвь, у которой номер начального узла "2",20Следующий импульс серии ГИЗ увеличит на "1" код узла 8 формирования адреса меток моделируемых ветвей блока 1 управления и процесс записи метки моделирования ветвей и метки узлав повторяется для нового адреса, Так осуществляется запись единичной метки в узел 113(1) памяти меток моделируемых ветвей первой модели ветви 97(1) па адресу номера приготавливаемой к моделированию ветви и запись нулевой метки по всем остальным адресам, а также запись единичной метки в узел 114(1) памяти узлов первой модели ветви 97(1) по адресу номера начального узла подготавливаемой к мо 35 делированиюветви,а запись нулевой метки - по всем остальным адресам.Описанный процесс поступления импульсов серии ГИЗ и запись меток моделирования ветвей и узлов будут продолжаться да теХ пар, пока на выходе, переполнения узла 8 формирования адресов моделированньгл ветвей блока 1 управления не сФормируется сигнал 45 высокого уровня, что соответствует .перебору всех возможных номеров ветвей и узлов сети. Сигнал с выхода переполнения узла 8 поступает на нулевой вход триггера 12 и устанавливает его в нулевое состояние. Нулевое состояние триггера 12 запрещает прохождение импульсов. серии ГИЗ через элемент И 19. Кроме этого, сигнал переполнения с Выходя узла 8 поступает на вход сброса этого узла, устанавливая его в нулевое состояние.Рассмотрим процесс падготавкИ к моделированию следующей ветви, выходящей из нячяльнага узла моделирования ссти. Кяк отмечено, импульс серии ГИ 2 .с выходя элемента И 94 блока 2 формирования топологии поступаетна вход считывания узла 17 памяти номеров выходяг.их ветвей. Ня адресныйвход узла 70 памяти в этот моментпоступает код номера первой ветви,выходящей из того же узла. Код номера этой ветви с выхода узла 70 памятичерез узел 86 элементов ИГП 1 поступает ня информационный вход регистра 72выходящей ветви и записывается в негопа второму импульсу ГИ 1, поступающему на управляющий вход регистра с выхода элемента И 93, С выхода регистра 72 кад втараи выходящей ветви через полис 35 поступает в блок 1 управления,Кроме этого, кад второй ветви, выходящей из начальнага узла моделирования, считанный из узла 70 памятиблока 2 Формирования топологии черезузлы 86 и 88 элементов ИГДГ поступаетна адресный вход узла 69 памяти номеров конечных узлов ветвей сети. Навход считывания узла 69 памяти черезэлемент ИЛИ 90 поступает сигнал первого импульса серии ГИ 2 с выхода элеМента И 94, задержанный элементом задержки 85. Из узла 69 памяти считывается код номера конечного узла второйвыходящей ветви, Этот код поступаетна информационный вход регистра 74 изаписывается в него па второму импульсу серии ГИ 1, поступающему наустановочный вход регистра с выходаэлемента И 93. С выхода регистра 74кад номера конечного узла второй ветви,выходящей из начального узла моделирования, через полюс 34 поступаетв блок 1 управления. Кроме этого, вблок 1 управлеНия с выходя элементаИ 94 через полюс 36 поступает второй импульс серии ГИ 2,В блоке 1 управления сигнал поиска свободной модели ветьи с полюса36 поступает на вход считывания узла5 памяти длительности ветвей, на адресный вход которого с полюса 35 по-,ступает кад номера второй выходящей ветви. Считанный код длительности этой ветви через па.ясс 49 поступает в блок 3 моделей ветвей. Кроме этого, сигнал поиска свобод 1 модели ветви с полюса 36 через элемент И.11 И 27 поступает ня вход узла 16 элементов И, ня второй вход которогосту 1564643 6пает код с выхода регистра 9/. В рассматриваемый момент в регистре 9 хранится нулевой код, поэтому, как отмвчалось, считывания информации из узлов памяти меток узла 114 блока моделей ветвей не производится, а на полюсе 43 присутствует нулевой потенциал, Этот потенциал через элемент НЕ 29 блокауправления поступает на вход элемента И 21, разрешая прохождение сигнала поиска свободной модели ветви с полюса 36 через элемент ИЛИ 24 на выходной полюс 54 и далее в блок 5 моделей ветвей. 5В блоке 3 моделей ветвей сигнал поиска свободной модели ветви с полюса 54 поступает на входы элементов И 104(1) и 105 первой модели ветви 97(1). Так как триггер 100(1) первой модели ветви находится в единичном состоянии, означающем занятость иЕрвой модели ветви, то сигнал с выхода элемента 104(1) поступает на полюс 54(2) второй модели ветви 97(2), 25 Триггер 100(2) этой модели ветви нахОдится в нулевом состоянии, поэтому на выходе элемента И 105(2) сформируется сигнал высокого уровня. Этот сигнал поступает на вход узла 109(2) 30 элементов И, и в формирователь 99(2) временных интервалов записывается код длительности второй ветви, выходящей из начального узла моделирования,Кроме этого, сигнал с выхода элементов 105(1) через элемент зацержки 112(2) поступает на единичный вход триггера 100(2), устанавливая его в единичное состояние. По этому же сигналу шифратором 117 адреса узла 98 поиска 40 моделей ветвей формируется код номера второй модели ветви, который с выхода шифратора через полюс 45 поступает в блок 1 управления,В блоке 1 управления код номера 45 модели ветви с .полюса 45 поступает на ацресный вход узла о памяти номеров моделируемых ветвей, на информационные входь регистров 9 и 10 номеров отработавшей моцели ветви и номера свободной модели ветви, На вход записи узла б памяти и установочный вход регистра 10 поступает задержанный сигнал поиска свободной модели ветви с выхода элемента задержки ЗО,Про изводится запись кода номера второй исходящей ветви в узел б памяти по ацресу номера найденной свободной модели ветви и установка коца номера этой модели ветви в регистре 1 О. Кроме этого, сигнал с выхода элементазадержки 30 блокауправления поступает на единичный вход триггера2, устанавливая его в единичное состояние, Единичное состояние триггера 12 разрешает прохождение импульсов серии ГИЗ через элемент И 9 дляформирования меток моделируемых ветвей и меток узлов, При этом каждыйимпульс ГИЗ увеличивает на кодузла 8 формирования адреса меток моделирования, Код с выхода. узла 8 через узел элементов ИЛИ 23 и полюс 52поступает на адресный вход узлов памяти 113(.1), 113(2), ,13(К) и14(1) 14(2)114(К) всер. моделей ветвей 97(1), 97(2)97(К) блока 3 моделей ветвей, Далее каждыйимпульс ГИЗ задержанный элементом задержки 31 блока 1 управления, черезэлемент ИЛИ 27 поступает на вход узла 16 элементов И, формируя на выходе узла нулевой код, который черезполюс 51 поступает на вход дешифратора 121 считывания меток блока 3 моделей ветвей. Нугевой код определяет отсутствие сигнала считывания навсех узлах 113, 113(2)113(К)памяти меток моделируемых ветвей иузлах 114, 14(2)114(К) памяти меток узлов. Отсутствие сигналасчитывания определит нулевой потенциал на полюсах 43 и 44 блока 3 моделей ветвей, Кроме этого, каждый импульс ГИЗ, задержанный элементами задержки 31 и 32 блока 1 управления,поступает на вход узла 15 элементов И,формируя на выходе узла код номератой модели ветви, куда была записанадлительность подготавливаемой к моделированию ветви (в рассматриваемомслучае код 2"), Этот код через полюс 50 поступает на дешифратор 120 записи меток блока 3 моделей ветвей, Навтором выходе дешифратора 120, который соответствует номеру модели ветви, сформируется сигнал, поступающий на входы записи узла 113(2) памяти меток моделируемых ветвей и узла 114 (2) памяти меток узлов, а также на вход элемента И 108 второй модели ветви. Происходит запись нулевой или единичной метки в узлы памяти 113(2) и 114(2) по адресу, который определяется кодом узла 8 формирования меток моделирования блока 1управления. Единичная метка моделируемых ветвей в узел 113(2) памятиблока 3 моделей ветвей записываетсяв том случае, когда на выходе узласравнения 13 блока 1 управления сформируется сигнал высокого уровня, Этопроизойдет в том случае, когда кодузла 8 формирования адреса меток моделирования совпадает с кодом номераподготавливаемой ветви, т,е, в расОсматриваемом случае единичная метказаписывается в узел 113(2) памятивторой модели ветви 97(2) блока 3моделей ветвей по адресу номера данной ветви. Единичная метка узлов вузел 114(2) памяти блока 3 моделейветвей записывается в том случае,когда на выходе узла сравнения 14блока 1 управления сформируется сигнал высокого уровня. А это произойдет в том случае, когда код узла 8формирования адреса моделированиясовпадет с кодом номера начальногоузла подготавливаемой ветви, т.е. врассматриваемом случае единичная метка записывается в узел 114 12 памятивторой модели ветви 97 12) блока 3 моделей ветвей по адресу номера начального узла второй ветви. Код счетчикаузлов 115 12) сети второй модели ветви 97(2) уменьшается на "1",Процесс формирования меток моделируемых ветвей и меток узлов продолжается до того момента, когда после поступления очередного импульсаГИЗ на выходе переполнения узла 8 блока 1 управления не сформируется сигнал высокого уровня. Указанный сигнал поступает на нулевой вход триггера 12, устанавливая его в нулевое состояние. Этим запрещается прохождениеимпульсов ГИЗ через элемент И 19. 11 роцесс.подготовки к моделированию второй ветви, выходящей из начальногоузла моделирования сети на этом окан чивается.Так осуществляется подготовка ветвей, выходящих из начального узла моделирования сети, к процессу временного моделирования их длительностидо тех пор,пока не будет, подготовлена последняя ветвь из списка выходящих ветвей. После. этого по адресуее номера в узле 70 памяти номеров выходящих ветвей блока 2 формированиятопологии будет считан код Х, который запишется в регистр 72. Выход регистра 72 подключен к дешифратору 78состояния Х, где путем сравнения кодов выработается сигнал конца списка выходящих из узла ветвей. Этот сигнал с выхода дешифратора 78 поступает на нулевой вход триггера 7, устанавливая его в нулевое состояние. Нулевое состояние триггера запрещает прохождение импульсов ГИ и ГИ 2 через соответственно элементы И 93 и 94. Кроме этого, сигнал с выхода дешифратора 78 поступает на полюс 38. С полюса 38 сигнал поиска прерывания поступает на единичный вход триггера 11 блока 1 управлния, устанавливая его в единичное состояние, а также через полюс 39 на вход элемента ИЛИ 118 узла 98 поиска моделей ветвей блока 3 моделей ветвей, а также на вход формирователей сброса 116(1), 116(2), ,116(К) всех моделей ветвей. С выхода элемента ИЛИ 118 сигнал поиска прерывания поступает на входы элементов И 102(1) и 103(1) первой модели ветви 97(1) . Так как в рассматриваемый момент подготовлены к моделированию ветви, выходящие из начального узла моделирования сети, и моделей. ветвей, закончивших процесс моделирования,нет, то триггер прерыва. ния 101(1) первой модели ветви 97(1) будет находитьсяв нулевом состоянии Разрешающий потенциал с нулевого выхода триггера 101(1) поступает на вход элемента И 102(1), и на выходе элемента сформируется сигнал поиска прерывания, который через полюс (2,1 поступает на входы элементов И 102(2, и 103(2) второй модели ветви 97(2), Так как триггер прерывания 101(1) второй модели ветви 97(2) также находится в нулевом состоянии, то сигнал поиска прерывания, сформированный на выходе элемента 102(2), через полюс (3,1) поступит на входы элементов И 102(3) и 103(3) третьей модели ветви 97(3) и т.д, до К. Так как в рассматриваемый момент нет триггеров прерывания 101(1), 101(2)101(К), находящихся в единичном состоянии, то на выходе ни одного из элементов 103(1), 103(2)103(К) сигнал прерывания не сформируется. Поэтому на выходе элемента ИЛИ 119 узла 98 поиска моделей ветвей, входы которого соединены с выходами элементов И 103(1), 103(2). , 103(К),будет присутствовать потенциал низкого уровня. Этот потенциал через полюс 4 Ь поступает на нулевой вход триггера 1 бло