Пневматический цифро-аналоговый преобразователь

Номер патента: 813418

Опубликовано: 15.03.1981

Авторы: Боюн, Козлов, Ледянкин, Малиновский

МПК: G06F 7/52

Метки: двоичныхчисел, дополнительных, кодах, умножения

...знакового разряда регистра множителя, выходы первого и второго преобразователей кода в дополнительный соединены с первым и вторым входами элемента И соответственно.На чертеже приведена схема устройства.Устройство содержит регистр 1 множимого, регистр 2 множителя, триггер 3 модификации сдвига, первый 4 и второй 5 преобразователи кода в дополнительный, элемент И 6, узел 7 суммирования, регистр 8 результата, входные шины Э и 10 множимого и множителя соответственно, управляющий вход 11 устройства, выходную шину 12 результата. При работе устройства в регистры множимого и множителя записываются сомножители в дополнительном коде с учетом знаков. Если множитель положительный, то нулевое значение его знакового разряда определяет режим работы...

Номер патента: 813420

Опубликовано: 15.03.1981

Авторы: Гнитько, Кирпичев

МПК: G06F 7/52

Метки: двоичныхчисел, дополнительных, кодах, умножения

...выхода триггера 3 и нулевом значении первого и второго разрядов множителя в дешифраторе 4 управляющий импульс формируется на первом выходе. При единичном значении первого и второго раврядовмножителя и нулевом значении выхода триггера 3, а также при единичном значении выхода триггера 3 и второго разряда множителя и нулевом значении первого разряда множителя в дешифраторе 4 управляющий импульс формируется одновременно на выходах 9 и 11, При этом на выходе 11 управляющий импульс формируется также ипри единичном значении триггера 3 и обоих 15 младших разрядов множителя, причем данный импульс поступает на единичный вход триггера 3 и переводит его к началу следующего такта в единичное состояние. При единичном значении второго...

Номер патента: 822181

Опубликовано: 15.04.1981

Авторы: Ледянкин, Малиновский

МПК: G06F 7/52

Метки: дополнительных, кодах, умножения, чиселв

...шину 17 результата.При работе устройства в регистрымножимого 1 и множителя 2 по входнымшинам записызаются коды сомножителей.В зависимости от знака кода множителя 65(+ - ).30б 4ч.п. 0,101 т,к.ч.п. 0,101 о.к.ч.п.множимоео.к,ч.п.п,к.ч.п. в регистре 2 триггер 4 знака множителя устанавливается в единичноеили нулевое состояние. Если знакмножителя положительный, то прохождение кода множителя через преобразователь 5 кода осуществляется без преобразования, т.е. в коде представления (прямом); если же знак отрицательный - берется дополнительный кодот дополнительного кода отрицательного числа, т.е. множитель преобразуется в абсолютную величину. Таким образом, код множителя всегдаделается положительным. Триггер 4зиака своими выходами...

Номер патента: 1081640

Опубликовано: 23.03.1984

Авторы: Золотовский, Коробков

МПК: G06F 7/52

Метки: дополнительных, кодах, умножения

...первый и второй элементы И, причем прямые выходы первого регистра соединены соответственно с первыми входами элементов И-НЕ первой группы, вторые входы которых соединены с выходами первого элемента И, инверсные выходы первого регистра соединены соответственно с первыми входами элементов И-НЕ второй группы, вторые входы которых соединены с выходом второго элемента И, выходы элементов И-НЕ первой и второй групп соединены с соответствующими разрядными входами сумматора, вход младшего разряда которого соединен с выходом первого элемента И, первые входы первого и второго элементов И соединены с входом устройства, введены полусумматор, третий элемент И, элемент ИЛИ, элемент задержки, причем вторые входы первого и второго элементов И...

Номер патента: 1119008

Опубликовано: 15.10.1984

Авторы: Драбкин, Евдокимов, Жариков, Каплан, Крейндлин, Ромашов

МПК: G06F 7/52

Метки: двоичных, дополнительных, кодах, умножения, чисел

...регистра 4 поразрядных суммсоединен с соответствующими разрядами второго входа сумматора 3 со сдвигом вправо на два разряда, пятый выход дешифратора 5 циФр множителя через триггер 7 соединен с четвертымвходом дешифратора 5 цифр множителя,выход нулевого разряда сдвиговогорегистра 2 множителя соединен спятым входом дешифратора 5 цифр множителя, третий выход которого соединен с третьим входом сумматора 3, выходы двух первых младших разрядов сумматора 3 соединены соответственно с входами первого и второго знаковых разрядов сдвигового регистра 2 множителя, "выход триггера 7 соединен с входом установки в ноль триггера 6.Устройство работает следующим образом.Перед выполнением умножителя в регистре 1 множимого хранится множимое,...