Аналоговое запоминающее устройство

.66 (088.81 Дата опубликования описании 25.01.80 2) Автори кзобретеик 71) Заявитель 54) АНАЛО 1 ОаОЕ За.ОИЫНл 2-. 1 пи УСтРО 1:2 СтВО Изобретение относится к области автоматики вычислительной техники и измерительной техни ки и может быть использовано в устройствах преобразования аналоговой информации.Известно магнитное аналоговое запоминаю. щее устройство с разрушающим считыванием, в котором в качестве запоминающего элемента использован ферромагнитный сердечник с прямо. угольной петлей гистерезиса 11), Чаще всего выходная величина этих устройств представлена16 временным интервалом, формиров айне которого осуществляется схемой с обратной связью, аналогичной феррит-транзисторной ячейке,Наиболее близким техническим решением к данному изобретению является аналоговое запоминающее устройство, содержащее ферромагнитный сердечник с расположенными на нем обмотками записи и считывания и обмоткой обратнойсвязи, которая через резистор соединена с базойосновного транзистора и с шиной управления,коллектор основного транзистора подключен кконцу обмотки считывания, начало которой соединен с шиной нулевого потенциала, и шинусигнала блокировки считывания 121. НЕДОСТатКОМ ИЗВЕСТНЫХ СТРСйСТВ ЯВЗЯЕТСЯ То, Ч 2 О В ряд, СПЧсЕВ Налия 2 Е Уоор" кИ .Ь.2.:.:1: цепочки оказывается 22 едостато 7 щь 2 мтля под;,. ле 2 д 2 я импульса помех и устранения ЛОЖБО 2 О счнтътвз 2 п 2 я, и низкий порог срзбзтыв "пля Оснсэного транзистора и наличие лоложн;.Здь 2.О:": Обратной связи обуславливают высокую чувствительность к помехам, которые нм ют место э ,многоканальных системах.Целью изобретения является повьппение помехоустойчивости устройства.Это достигается тем, что в предлагаемое устройство введен дополнительный транзистор, коллектор которого соединен с базой основного транзистора, эмнттер дополнительного рзкзистора соединен с шиной нулевого потел 2:.з. ла, а база - с шиной сигнала блокировки.Сущность изобретения поясняется чертежом, на котором изображена электрическая схема предложенного злзлогового эапоминанлце.о уст. рой ства.Оно содержит ферромзппгтнь 2 й серде 2 пп-:кс прямоугольной петлей гистереэиса, Обмотку эалнси 2, Обмотку считывания 3, один колецЦНИИПИ Заказ 8769/51 одписн иал ППП "Патент", г. Ужгород, ул. Проектная,3 71007 которой соединен с шиной 4 питания, а дру.гой - с коллектором основного транзистора 5, обмотку обратной связи 6, один конец которой соединен с шиной 7 нулевого потенциала, а другой - через резистор 8 соединен с базой5 транзистора 5, эмиттер которого соединен с ши. ной нулевого потенциала,.дополнительный транзистор 9, коллектор которого соединен с базой основного транзистора 5, эмиттер - с ши1 ной нулевого потенциалаа база - с шиной 10 1 о сигнала блокировки, база транзистора 5 соединена с шиной 11 управления.Дополнительный транзистор 9 управляется сигналом блокировки, подава:мым "на егойзу, На время записи и время хранения записан ной информации сигнал блокировки имеет уровень, достаточный для поддержании транзистора 9 в состоянии насыщения. Поэтому все помехи на базе транзистора 5, возникающие как при записи, так и наведенные на цепь коман. эО ды считывания, шунтируются открытым перехо. дом коллектор-эмиттер транзистора 9, падение напряжения на котором в состоянии насыщения может быль только десятки мВ, что значитель.но меньше напряжения открывания транзисто ра 5, составляющего сотни мВ, К моменту считывания информации сигнал блокировки снимается, т. е. его уровень близок к потенциалу общей шины, так что транзистор 9 закрывается, Сопротивление перехода коллектор.эмиттер з 0 транзистора 9 в этом случае велико и составляет сотни кОм. Это значительно больше сопротивления открьпого перехода база.эмиттер транзистора 5, следовательно, операция чтения протекает нормальным образом. Если в схеме использованы транзисторы проводимостью, ука.занной на чертеже, то уровни сигнала блокиров. ки могут быть обеспечены интегральной микро. схемой серии ТТЛ.Использование дополнительного транзистора 9, управляемого сигналом блокировки, позволяет отказаться от. применения корректирую. щей ВС-цепочки и источника напряжения сме щения базы транзистора 5; При этом надежность хранения информации значительно выше. Формула изобретения Аналоговое запоминающее устройство, содержащае ферромагнщньш,сердечник с расположенными на нем обмотками записи и считывания и обмоткой обратной связи, которая через резистор соединена с базой основного транзистора и с шиной управления, коллектор ос. новного транзистора подключен к концу обмотки считывания, начало которой соединено с шиной питания, эмиттер основного транзистора соединен с шиной нулевого потенциала, и ши. ну сигнала блокировки, отличающееся тем, что, с целью повышения помехоустойчивости устройства, в него введен дополнительный транзистор, коллектор которого соединен с базой основного транзистора, эмитгер дополнительного транзистора соединен с шиной ну. левого потенциала, а база - с шиной сигнала блокировки. Источники информации,принятые во внимание при экспертизе 1 Авторское свидетельство СССР И 350165,кл, Н 03 К 13/20, 192,2, Автоматика и телемехаиика, 11 О 3, с. 105,1966 (прототип).