Генератор ортогональных кодов

ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР АВТОРСКОМУ С 8 ИДЕТЕЛЬСТВУ(57) Изобретение относиствам, генерирующим ортмногозначные кодовые поности, и предназначенония класса решаемых зад ство СССР02, 1984,во СССР20, 1974.Ы 1 ЫХ КОДОВ,ся к устройгональныеледовательдля расширеч эа счет возможности построения кодов, составляющих ортогональную матрицу с символами из множества вычетов по простому нечетному модулю, Цель изобретения - расширение класса решаемыхзадач за счет способности генерирования многозначных ортогональных кодовых последовательностей. Устройствосодержит первый 1 и второй 2 генераторы М-последовательности, дешифтор 3, одновибратор 4, элемент И 5,группу иэ К коммутаторон 6, группуиэ К сдвиговых регистров 7, делитель8 частоты, реверсивный счетчик 9дешифраторы О, 11, элементы И 12,13, сумматор 14 но модулю два. Ц1525693 до си 11 тигается за счет введения реверного счетчика 9, дешифраторов 10, элементов И 12, 13, сумматора 14 Изобретение относится к устройст О ва , формирующим системы ортогональнь сигналов, и может быть использова о в системах связи.Цель изобретения - расширение 1 кл сса решаемых задач за счет обес" 15 пе ения способности генерирования мн гозначных ортогональных кодовых по едовательностей,На фиг. 1 представлена структурная сх ма устройства; на фиг. 2 - струк т ная схема коммутатора.Генератор ортогональных кодов соде жит первый 1 и второй 2 генераторы М-последовательности дешифратор 3, одновибратор 4, элемент И 5, 25 гр пу из К коммутаторов 6, группу из К сдвиговых регистров 7, делитель 8 астоты, реверсивный счетчик 9, де ифраторы 10 и 11, элементы И 12 и 13 и сумматор 14 по модулю два, 30Коммутатор 6 может состоять из группы инверторов 15 .и соответствую х этим инверторам групп спаренных эл .ментов И 16 и 17, каждой паре кото ых соответствует элемент ИЛИ 18,Устройство работает следующим обр зом., В исходном состоянии разряды ге-. нераторов 1 и 2 через первый и вто" 40 рсй входы начальной загрузки устройства занесены р-ичные коды для генерации идентичных М-последовательностЦй, а также установлено начальное состояние реверсивного счетчика 9 че 45 риаз третий вход начальной загрузки устройства, обеспечивающее упаковку вЫделениых символов строк матрицы без пропусков и наложений в сдвиговый регистр, Работа устройства начинается с по 50 дачи на вход синхронизации устройства синхронизирующих импульсов, откуда они поступают на вход делителя 8 и вход управления сдвигом сдвиговых регистров 7 и через элемент И 5 прохОдят на управляющие входы генераторов 1 и 2 М-последовательности, при этом на выходах генераторов 1 и 2 по модулю два, Ккоммутаторов 6,Ксдвиговых регистров 7. 2 ил.,2 табл. порождаются р-ичные М-последовательности.Так, для многочлена третьей степени Х Оз Х Ы 2, гдеозначает сум 3му по модулю три, образуется М-последовательность 10020212210222001012112011, Из этой Р-последовательности, посту- лающей с первого выхода первого генератора 1 М-последовательности, с помощью дешифратора 11 выделяются единичные символы 1 1 1 1 1 11- 11, которые используются как для управления реверсивным счетчиком 9 так и для выделения символов ортогонального кода из М-последовательности, генерируемой генератором 2. Пусть с выхода генератора 2 М-последовательности следует циклический сдвиг М-последовательности 021221022200101212011 002. Тогда из нее должны быть выделены символы, которые состоят из тех же порядковых номеров, что и единицы в М-последовательности, порождаемой генератором 1, т.е. 0 0 - 2 1-2- 11-02, и упакованы в сдвиговом реги" стре 7 в код 002121102, символы которого должны быть выданы с выхода устройства с частотой Р/р.Аналогично должно происходить вы- . деление и символов других строк матрицы из циклических сдвигов М-последовательности, что представлено (в табл, 1 и 2). Т а б л и ц а 1 1 --- 1 - 1 -- 111 - 11-1 0 --- 2 - 2-. - -110 - 12-0 0 -- 2 - 0- - -102 - 21-1 2 -- 1 - 2.021 - 10-.0 2 -- 2 - 0 211 - 01-0 2 - - - -0 - О-.-10-2 0 --- 21- - -121 - 00-2 1 --- 0 - 1 -- 210 - 02-2 2"- -- О - 1 -- 1 01"-22-О 2 -- 1 - 0" - -010 - 22-1 1 - - - -12 -- 100 - 20-1 2 --- 1 - 1 -- 00201-2 М = О- -- -0 - 1 -- 022 - 12-1 17,9 2 -- 2 - 2 -- 222 - 22-2О 1 1 -220 в -025 б 93 45 50 55 5 15Продолжение табл. 0 --- 1 - 0 -- 201 - 12-2 1 --- 2 - 1 -- 012 - 20-0 1 --- 1 - 0 -- 122 - 02-0 1- -- -00 -- 221 - 20-1.0- -- -1 - 2 -- 212 - 00-1 2 --- 0 - 2 - 120 - 01-1 1 -- 02 -- 202 - 11-0 1 --- 20 - 020 - 11-2 2 --- 2 - 1 -- 200 - 10-12 - 2 -- 001 - 02-1 0 --- О - 2 -- 011 - 21-2 0 --- -0 - 0 -- 000 - 00-0П р и м е ч а н и е: Выделенные символы при работе устройства должны быть выданы с частотой Р/р в виде одной из строк ортогональной матрицы Ми 9Таблицаг 111111111022110120020102211212021100220211010200112102021121002101210022201101220210010221112100201211002012001022121,2222222220112202100102011221 гог 20011012202010022120101221200202120011102202110120020112221200101122001021002011212000000000 Двоичнокодированные символы р-ичной М-последовательности, формируемые генератором 2 М-последовательности с частотой Р, поступают на первый информационный вход каждого из коммутаторов б, причем на одном из входов группы управляющих входов коммутатора 6 присутствует сигнал, формируемый дешифратором 10. Идентичные разряды сдвиговых регистров 7 соответственно этому входу изменяют 10 15 20 25 30 35 40 свои состояния с частотой Г до прихода на второй вход сдвиговых регистровсинхрониэирующего импульса с частотой Г/р, которым осуществляетсясдвиг информации, записанной преждев сдвиговых регистрах 7,При совпадении по времени выделения символа ортогонального кода исинхронизирующего импульса с частотойР/р выделенный символ записывается в-й разряд сдвиговых регистров 7 изатем сдвигается в (-1)-й разряд.Эти цействия подготовлены дешифратором 11, на выходе которого образуется сигнал, поступающий на первые входы элемента И 12 и сумматора 14 помодулю два, причем на второй входсумматора по модулю два поступаетединичный сигнал с выхода делителя 8частоты синхронизирующих импульсов.При выделении одного или нескольких символов ортогонального кода впромежутке между следованием двухсинхронизирующих импульсов с частотой Р/р при каждом выделении символаосуществляется его запись в разрядысдвйговых регистров 7, определяемыесостоянием реверсивного счетчика 9.После этого реверсивный счетчик 9 инкрементирует свое состояние под воздействием сигнала, поступающего наего второй вход с выхода элементаИ 12,При отсутствии выделенных символов ортогонального кода в промежуткемежду двумя синхронизирующими импульсами частоты реверсивный счетчик 9декрементирует под воздействием сигнала, поступающего на третий его входс выхода элемента И 13 синхронизирующим импульсом частоты Р/р,При работе генератораМ-последовательности в его разрядах происходит смена ненулевых тп-разрядных состояний. Дешифратор 3 селектирует одно из этих состояний, например состояние из сплошных единиц либо двоек применительно к рассматриваемому примеру для многочлена ХЗ Х З 2, на выходе дешифратора 3 образуется сигнал, поступаю- . щий на вход одновибратора 4, Этот сигнал подается на второй вход элемента И 5 и запрещает на один такт прохождение синхронизирующих импульсов на первые входь генераторов 1 и 2 М-последовательности, Синхронизирующие импульсы с третьего входа устройствапоступают также на вход делителя частоты 8, с выхода которого синхронизирующие импульсы с частотой Р/р подаотся на входы управления сдвигомсдвиговых регистров 7, элемента И 13и сумматора 14 по модулю два. Синх онизирующие импульсы с частотойР р осуществляют сдвиг информации вгруппах сдвиговых регистров 7 и используются для выполнения логическихо ераций в элементе И 13 и сумматоре1 по модулю два.Разряд сдвигового регистра 7, вк торый записывается очередной симв л ортогонального кода, определяетс состоянием реверсивного счетчика9 и указывается дешифратором 10,П и сдвиге информации в сдвиговомр гистре 7 реверсивный счетчик 9 долж н декрементировать свое состояние,П и поступлении единицы с выхода деш фратора 11 реверсивный счетчик 9должен инкрементировать свое состояфе. Если это происходит одновременно, то реверсивный счетчик не должен изменять своего состояния, Дляуправления реверсивным счетчиком 9служат элементы И 12 и 13 и сумматорЙ по модулю два, ЗОПри работе генератора 1 М-последовательности дешифратор 11 выделяетф М-последовательности символы, равйые единице (в общем случае эти символы должны быть ненулевыми, но фик:ированными), которые используютсядля формирования сигналов управленияреверсивным счетчиком 9. Сигнал свыхода дешифратора 11 поступает напервые входы элемента И 12 и сумматора 14 по модулю два. При совпадейии во времени сигнала с выхода второго дешифратора 11 и синхронизирующего сигнала частоты Р/р управляющие сигналы на выходах элементов И 12 45и 13 не формируются. При наличии лишьсинхронизирующего сигнала частотыР/р на вторых входах сумматора 14 помодулю два и элемента И 13 и отсутствии сигнала с выхода дешифратора 11 50на выходе элемента И 13 формируетсясигнал декрементации реверсивногосчетчика 9, который поступает на третий его вход,Коммутаторы 6 работают следующим 55образом.При функционировании устройствана первый информационный вход коммутаторов б поступают с частотой Р символы М-последовательности, которыеподаются на первый вход первых элементов И 1 Ь. На одном из входов группы управляющих входов коммутатора бприсутствует сигнал, разрешающий запись символа М-последовательностичерез -ю секцию коммутатора б в -еразряды сдвиговых регистров 7, в остальные разряды сдвиговых регистров7 запись запрещена. Сигнал с одногоиз выходов дешифратора 10 поступаетна второй вход первого элемента И 16в -й секции и разрешает прохождениесигналу с первого входа коммутатора6 через первый элемент И 16 и элементИЛИ 18 на выход -й секции коммутатора 6. Вместе с тем, на выходах первыхэлементов И 16 остальных секций коммутатора б присутствуют нулевые сигналы, поскольку на их управляющих входах имеются нулевые сигналы, При выделении символа ортогонального кодав промежутке между двумя синхронизирующими импульсами частоты Г/р коммутатор обеспечивает запись символа,пришедшего последним перед инкрементацией реверсивного счетчика 9, в-й разряд сдвигового регистра 7.После этого запись выделенного символаортогонального кода производится через (+1)-ю секцию коммутатора 6 в(+1)-й разряд сдвигового регистра 7,При поступлении синхронизирующегоимпульса частоты Г/р на третий входкоммутатора 6 реализуется сдвиг информации на один разряд на сдвиговомрегистре 7 во всех его разрядах, причем запись содержимого (х+1)-го разряда в -й разряд сдвигового регистра 7 блокируется из-за присутствияна первом входе второго элемента И17 нуля, тогда как в остальных секциях на первых входах вторых элементов И 17 присутствуют единицы, таккак нулевые сигналы на остальных входах второй группы входов проходят через инверторы 15. После продвиженияинформации по сдвиговому регистру 7и декрементации реверсивного счетчика9 символы М-последовательйости проходят через (-1)-е секции блоков 6на входы (-1)-х разрядов сдвиговыхрегистров 7,Таким образом, дешифратор 3 обеспечивает выделение из М-последовательности символов ортогонального кодаи упаковку их в разряды сдвиговых, регистров 7.Формула изобретения Генератор ортогональных кодов, содержащий два генератора М-последовательности, первый дешифратор, од 5 новибратор, элемент И, первый коммутатор, первый сдвиговый регистр и делитель частоты, причем входы начальной загрузки первого и второго генера 1 О торов М-последовательности подключены соответственно к первому и второму входам начальной загрузки генератора, вход синхронизации которого подключен к первому входу элемента И и через делитель частоты в , к входу управления сдвигом первого сдвигового регистра, выход второго генератора М-после-, довательности подключен к первому информационному входу первого коммутатора, .выход которого подключен к входу данных сдвигового регистра, последовательный выход которого является первым выходом группы выходов генератора, информационный выход перво-.25 го генератора М-последовательности подключен к входу первого дешифратора, выход которого подключен черезодновибратор к второму входу элемента И, выход которого подключен к уп равляющим входам первого и второго генераторов М-последовательности, о т л и ч а ю щ и й с я тем, что, с целью расширения класса решаемых задач за счет способности генерирования многозначных ортогональных кодовых последовательностей, в него введены реверсивный счетчик, два дешиф.ратора, два элемента И, сумматорпо модулю два, Ккоммутаторов и 40 Ксдвиговых регистров, причем тре.тий вход начальной загрузки генератора подключен к входу данных реверсивного счетчика, выход которогочерез второй дешифратор подключен кгруппе управляющих входов К коммутаторов, выходы Ккоммутаторов подключены к входам данных соответствующих Ксдвиговых регистров, последовательные выходы которых подключены к выходам с второго по К-йгруппы выходов генератора,выход выделения ненулевых символов первогогенератора М-последовательности подключен к входу третьего дешнфратора,выход которого подключен к первомувходу второго элемента И и первомувходу сумматора по модулю два, выходкоторого подключен к первому входутретьего элемента И и второму входувторого элемента И, выход кбторогоподключен к входу прямого счета реверсивного счетчика, выход делителячастоты подключен к входам управЛения сдвигом Ксдвиговых регистров,второму входу сумматора по модулюдва и второму входу третьего элемента И, выход которого подключен к входу обратного счета реверсивного счетчика, вход синхронизации генератораподключен к входам разрешения записиК сдвиговых регистров, выход второгогенератора И=последовательности подключен к первым информационным входамКкоммутаторов, группа информаци-онных входов К коммутаторов подключена к выходам параллельной выдачи информации соответствующих К регистровсдвига,