Демодулятор сигналов относительной фазовой манипуляции
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
)254839 б/18 К 04 . 27/22 рственный коиитеСССРелаи изобретенийи открытий о(53) У убликовано 050879 Бюллетень М К б 21.3 (088.8) Дата опубликова исания 05.08 72) Авторы изобретения Н, Курто В. Л. Банк(71) Заявитель ский электротехнический институт связи им, А. С. НойсНа чеотеж Лзобреснязитнссится к электро д ан не электрическая демодул ят ср а.Демсдул ят ор тель 1 опсрног тель 2 у интегр схема и е женног Фср мир содержит о сигнала атср 3, бл и ео е мнок пгмяитаня блок эы аботгет 4, суммаДемсд образом.Вход: передач с сл е дуюни лятср вход Фор переьюож мнсжител 1 поступ ле бание, до знака О ой пос 5 икои, ЗО демодулятор сигналсв относительной азоэой мгнипуляши,державой блск памяти и -следов гтено соединенные Формирователь опсрнго сигнала, перемножитдпь и интегртор, при этом второй нхсд перемнсжителя соединен с входом Формирозателя опорного сигнала 1,Однако в известном демодуляторенедостаточная помехоустойчивость. Бель изобретения - позение по мехоустойчиэости. 15Для этого а демодулятор сигналов относительной Фаэовой манипуляции, содержавший блок памяти и последовательно соединенные Формирователь опорного сигнала, перемножитель и 2 интегратор, при этом второй вход перемножителя соединен с входом Формирователя опорного сигнала, введены блок вычитания и сумматор, к входам которого подключены соответственно выходы блока памяти и интегратора, выход которого соединен с входом блока памяти и первым входом блока вычитания, ко нтороьс, входу торого подключен выход блока памят кой сигнал, соответствую ий е 1-й посылки, поступает на мироэателя 1 и первый вход итдля 2. На второй вход перея 2 с эыходг Фсрмирсэгтеля ает неманипулироэаннсе коФаза которого с точностьюсовпадает с Фазой входногоРезультаты перемножения, ональные проекции с.; ектопосылки на вектор когерентебания, интегрируются инте 3 и з моменты времени, состцие окончанию интервалов инания отдельных посылок, понг вход блока памяти 4 и ходы сумматора 5 и блока выб. Блок памяти 4 имеет зрежки, равное длительности рн ылки, На вторые вхсто блока вычитания б сигнала.пропорцира 1-йного кол гр ат ором ветствую те грироз ступают йерэыа з читания мя задер элемент ады суммаб 787 О 7 Формула изобретения г Составитель Г. СероваРедактор Л. Гельфман Техрад И.Лста ош Е 7 рректор И.Муска Заказ 4588/51 Тираж 775 Подгисное ЦИИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП Патент, .", ужгород,. ул, Проекта 1, 4 подается сигнал с выхода блока паяти 4соот лет от ау 7 шй э нае нюпроекции д.,вектора (- 1) -и иО=- .и сигнала на вектор оОрнОГО коле - банкя, Бехо;ой сигнал су" аторабудет проиорцонален ве".кчкне( 1.;. + Х. 1, а блока вычитания б про пор.-оале И - ,.; ) .Поскольку апостериорные вероятности передачи равновероят .х символов в когерентной система с однократной относительной фазовой манипуляцией 0 пропориональны Гиперболич .Окне косинусам су 1 ь и разности двоек;1 д,и ;, а гиперболический косинус является четной монотонно возрастаюей функцией модуля ар гуманит а, 15 предлагаемое устройство сохраняет информацию О величи е а 1 остевкорной вероятности символов. зто Обеспечивает более высокую помехоустойчквость по сравненЕю с прототипом э 7(7 условиях приема сигналов с избыточностью. Демодулятор сигналов относительной Фазовой манипуляции, содержашкй блок памяти и последовательно соединенные форюрователь опорного сигнала, перемиожитель и интегратор, прк этом второй вход геремножителя соединен с входом формирователя опорного сигнала, о т л и ч а ю ц и й с я тем, что, с целью повьпаения помехоустойчивости, введены блок вычитания и сумматор, к входам которого подключены соответственно выходы блока памяти и интегратора, выход которого соединен с входом блока памя=.". и первьм входом блока вычитанкя, к второму входу которого подключен выход блока памяти .И"точники информации, принятые во вниманке при эксгерткзе1 . Заеэдный А. М . и др . Фазораэност н ая моду Г ЯеияМ р СВ Яэ ь р 19 б 7, с. 19.
СмотретьЗаявка
2548396, 30.11.1977
ОДЕССКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ ИМ. А. С. ПОПОВА
БАНКЕТ ВИКТОР ЛЕОНИДОВИЧ, КУРТОВ НИКОЛАЙ НИКОЛАЕВИЧ
МПК / Метки
МПК: H04L 27/22
Метки: демодулятор, манипуляции, относительной, сигналов, фазовой
Опубликовано: 05.08.1979
Код ссылки
<a href="https://patents.su/2-678707-demodulyator-signalov-otnositelnojj-fazovojj-manipulyacii.html" target="_blank" rel="follow" title="База патентов СССР">Демодулятор сигналов относительной фазовой манипуляции</a>
Устройство для контроля блоков памяти
Номер патента: 1234884
Опубликовано: 30.05.1986
МПК: G11C 29/00
...в единичное состояние, разрешая работу устройства, Начинается процесс нахождения границ ОУР. Для выставленного значения питающих напряжений оценивается работоспособность блока 2 памяти с помощью функционального теста "Бегающие 0 и (фиг,4), Блок 3 (фиг. 1) сравнивает информацию, считываемую из блока 2 памяти, с эталонной, поступающей из блока 1 управления. В случае несравнения считанной и записанной информации блок 3 сравнения вырабатывает сигнал "Сбой" поступающий в блок б на вход 32. По этому сигналу триггер 38 устанавливается в единичное состояние, срабатывает формирователь 41 и прекращается проверка блока 2 памяти при данных сочетаниях питающих напряжений. По сигналу, выраба84 з 12348 тываемому на выходе 44 формирователя 4 1, блок...
Устройство для контроля блоков памяти
Номер патента: 504250
Опубликовано: 25.02.1976
Авторы: Вариес, Гласко, Култыгин
МПК: G11C 29/00
...перебор всех адресов проверяемого одноразрядного блока памяти 3,Блок чравления 1 при первом пересчете адресов формирует на числовых шинах 20записи импульсы числа, соответствующиезаписи 1 и "О" по каждому адресу, ана управляющих шинах записи и считываниясоответствуюшие импульсы записи и считывания, С выхода проверяемого однорвзрядного блока памяти 3 сигнал поступаетна первый вход блока сравнения 2, второйвход которого соединен с числовой шинойзаписи.В случае возникновения ошибки в про- З 0веряемом одноразрядном блоке памяти 3сигнал блока сравнения 2 поступает наблок анализа 5, а также на управляющийвход первого блока памяти 7. Блок анализа 5 вырабатывает сигнал, возбуждающий Мблок регистрации 6, если число...
Устройство для считывания сигналов из магнитного блока памяти
Номер патента: 512487
Опубликовано: 30.04.1976
Автор: Гроссет
МПК: G11B 5/00
Метки: блока, магнитного, памяти, сигналов, считывания
...это полуволна Т, если длительность 26 - 29 единиц, а длительность соседних полуволн Т или 1,5 Т (не 2 Т), то это полуволна 1,5 Т.При рассмотрении работы предложенного устройства следует учитывать, что импульсы 40, изображенные на фиг. 2, формируют импульсы выделяемой информации, соответствующие предыдущему перепаду воспроизводимого сигнала.Устройство работает следующим образом.На счетный вход 49 счетчика 1 подают импульсы, частота которых много больше частоты воспроизводимого информационного сигнала. Импульсы на входе 49 могут быть получены, например, путем умножения частоты синхроимпульсов, воспроизведенных со специальной дорожки магнитного носителя. На вход 50 счетчика 1 подают импульсы, сформированные в моменты пересечения оси...
Устройство для защиты информации в блоке памяти
Номер патента: 526024
Опубликовано: 25.08.1976
Авторы: Кизик, Самойлович, Шек-Иовсепянц
МПК: G11C 14/00
Метки: блоке, защиты, информации, памяти
...(или стабилизированное напряжение питания постоянного тока) и трехфазное напряжение сети питания переменного тока, Стабилизатор напряжения 5 запитывает устройство и дает опорное напряжение на балансный усилитель 3. Триггер 8 автоматически устанавливается в нулевое состояние, соответствующее напряжению запрета на выходе данного устройства, блоком 6 управления. Трехфазное сетевое напряжение преобразуется датчиком 1 сетевого напряжения в напряжение постоянного тока, пропорциональное напряжению се. ти, и поступает на вход балансного усилителя 3 через элемент задержки 2. С установлением до. пустимого напряжения сети напряжение на входе балансного усилителя 3 достигает величины опорного напряжения лишь после окончания всех переходных...
Устройство для контроля блоков памяти
Номер патента: 526954
Опубликовано: 30.08.1976
Авторы: Дорохин, Каминский, Карлов, Плешев, Савелов, Толчинский
МПК: G11C 29/00
...состояние в котором (начальный адрес) установлено программным блоком, В зависимости от команды, выдаваемой счетчиком адресных операций, и в соответствии с состоянием дешифратора, г свою очередь зависящего от состояния счетчика циклов( от порядкового номера цикла), блок формирования адресов осуществляет преобразование кода счетчика адресоз, обеспечивая необходимый порядок перебора ячеек объекта проверки (естественный, много 526954кратный, чсредование выбора ячеек с прямым и инверсным соотношением адресов и разрядов адреса и т. д.).Обращение к той или иной ячейке памяти в необходимом режиме (записи, считывания, считывания без регенерации и т, д.) осуществляется посредством сигналов, выдаваемых блоком 15 формирования сигналов у,...
Предыдущий патент: Демодулятор для многоканальной системы передачи дискретной информации
Следующий патент: Устройство для формирования сигналов двухчастотной и четырехчастотной телеграфии
Случайный патент: Подшипник скольжения